This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS28225:PHASE 引脚的绝对最大额定值

Guru**** 2503375 points
Other Parts Discussed in Thread: TPS28225

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1203820/tps28225-absolute-max-rating-on-phase-pin

器件型号:TPS28225

您好!

我的问题与旧线程相关: https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1161323/tps28225-lgate-stay-low?ReplyFilter=Answers&ReplySortBy=Answers&ReplySortOrder=Descending

该线程得到了解决、但正确的答案是、必须增大 MOSFET 的电网电阻以避免出现问题。

我添加了12欧姆的电网电阻器、并且得到该结果

 顶部 MOSFET/Ch2 BOOT 引脚/Ch3相引脚/Ch4底部电网 MOSFET 的 CH1电网

所以相电压过高、

我将电网电阻增加到120欧姆、

不再有过冲、但相电压始终为高电平。 有关 TPS28225的 VDD = 5V 和顶部 MOSFET 的漏极= 24V 的信息、请参见

最大相位引脚应该为27.9V - 5V + 0.3V = 23.2V。 相位引脚上的最大电压测量值为23.7V

我的相电压是否对 MOSFET 驱动器至关重要? 如果是这样,我怎么可以编辑它?

感谢您的帮助

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Gregoire、

    感谢您与我们联系并分享相关波形! 为了帮助团队更好地了解正在发生的情况、您能否与我分享电路原理图? 具体来说、您能和我分享一下电路拓扑和 FET 器件型号吗?

    我们通常建议栅极电阻器在0欧姆至20欧姆的范围内、因此我建议将 120欧姆栅极电阻器切换到此范围内的某个值。

    相对于相电压、使用建议运行条件中显示的公式可能更容易、而不是使用绝对最大值公式:

    VDD = 5V 时、您将可实现27V 的最大 Vin。 相电压是栅极驱动器/FET 的关键规格、超过相电压可能会损坏栅极驱动器或 FET。  

    在您分享原理图后、我们可以确定如何避免接近最大相电压阈值。

    此致!

    亚历克斯·韦弗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Alex:

    我给大家发送了一封关于私信的示意图。

    §6.3 "建议运行条件"比§6.1"绝对最大额定值"更允许。 注(1)在§6.1的结尾说明"长时间暴露在绝对最大额定条件下可能会影响器件的可靠性"

    因此、相位引脚上的电压为23.7V、尊重§6.3、但限制为§6.1。 那么、确保产品及时具有良好可靠性的标准是什么?

    使用120欧姆而不是20欧姆的电网电阻会产生什么影响?

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Gregoire、

    感谢您分享原理图! 我认为最大相电压上存在错误通信。 绝对最大工作条件公式中的 VBoot 是指数据表规格、而不是您的实际 VBoot。 这将使您的公式:33 - 5 +0.3 = 28.3V。

    此外、将栅极电阻从120欧姆降至20欧姆将有助于提高整体系统效率。 更大的栅极电阻器会导致更大的损耗、因此将该电阻器调整为尽可能小的值通常是有益的、这样仍然可以帮助调节信号的振铃。

    最后一条意见是、将 VDD 从5V 增大到6V - 7V 范围将有助于提高 FET 的开关性能。 从摘自 FET 数据表的图中可以看到、5V 的 VDD 导致漏极电流能力降低。

    此致!

    亚历克斯·韦弗