• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 400 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS62560：导通和关断的死区时间是否相同？

admin
Guru**** 2380860 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1362351/tps62560-is-the-dead-time-the-same-for-both-on-and-off

器件型号：TPS62560

我知道导通时的死区时间为几 ns。

关闭时是否是同时进行的？
(打开和关闭的设置时间是否不同？)

设计值是否为2ns (typ)？

波形的下降时间和二极管恢复时间是否与死区时间相对应？

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    HS-FET 关断和 LS-FET 导通的死区时间 可能不同于 LS-FET 关断至 HS-FET 导通的死区时间。

    该设计的目标是死区时间应尽可能排序、但在所有条件下始终大于0。

    波形的下降/上升时间不是死区时间的一部分、请参见下图。

    此致、

    SEPP

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我知道死区时间在导通和关断时是不同的。
    决定死区时间的因素是什么？ (使用哪个控制来确定此值？)
    我们要确保在任何情况下都不会同时打开。

    此致、

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    内部控制机制可确保 两个 FET 在所有条件下都不会同时导通。 你不能从外部影响这一点。

    此致、

    SEPP

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    感谢您的回答。

    内部机制是什么？
    为什么不同时打开呢？
    (例如、在内部监控高电平 FET 的 Vgs、因此它们不会同时导通等)

    此致、

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    在高电平 FET 导通之前、检查低电平 FET 是否已关断、或者反之以避免两者均导通。

    此致、

    SEPP