This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM74810EVM:热插拔浪涌电流

Guru**** 2387830 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1375750/lm74810evm-hot-plug-inrush-current

器件型号:LM74810EVM

工具与软件:

大家好、我们将 LM74810MDRRR 用作热插拔/理想二极管控制器。 我们将遇到以下问题:


当 EN/UVLO 被拉至低电平(禁用)时、我们会在热插拔50V 电源时看到很大的电流。
2.我们在所有接触输入轨的电容器上都有串联电阻、但我们看到 IC 在插入后会损坏。 似乎有一条通过 C/A 引脚连接到 C67的电荷泵电容器的电流路径。 请参阅随附的图像

当我们在评估板上看到这个时、我们也会看到热插拔器件时的电流高得多。 电流约为3-4A、将电容器的串联电阻更改为100 Ω。
我们需要考虑 IC 是否有内部电容?
是否有办法限制这种浪涌?
我们是否可以在不影响理想二极管运行的情况下向 A/C 迹线添加串联电阻器(例如添加100 Ω)?

谢谢!

Peter Davis

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我还将补充一点、我已确认输出侧(V_SYSTEM)没有电压、因此仅由于 IC 和输入侧而出现浪涌。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    IC 内部真的没有任何电流路径能够做到这一点。 正如您提到的、IC 会损坏、之后可能会发生任何事情。

    在热插拔50V 时、是否有可能违反绝对最大值? 是否有超过70V 的尖峰?  

    不建议在 A 和 C 路径中添加串联电阻器。

    您可以迭代移除连接到输入轨的电容器、查看哪个电容器导致了浪涌。

    此致、

    Shiven Dhir

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiven:

    我们不会超出绝对最大电压。
    理解、不建议使用串联电阻
    我们已隔离所有输入电容器、并且仍然能看到很大的浪涌电流。 我还使用 TI 的 SPICE 模型对此进行了仿真、并看到了明显的浪涌、但结果略有不同。

    当 LM74810的输入电压小于25V 时、我看到电容器出现预期的浪涌、但是、当我将电压增加到25V 以上、尤其是在50V 时、我开始看到 MOSFET 的输出端出现电压、该电压会产生大约60A 的浪涌。 您能否确认您的仿真中是否看到这种行为? 模型是否存在问题、或者这是否真实存在?

    在模拟图中:
    蓝色=输入电压
    红色=输入电流
    绿色=阻断 FET U2的 Vgs |展示 FET 保持关断、但 FET 的源极和栅极上存在~20V



  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    我模拟了与您相同的设计。 请查看是否有任何差异。

    我没有看到 VOUT 在上升。 当 EN 为低电平时、VOUT 不能变为高电平。 在实际用例中、不会有明显的漏电流会将 VOUT 充电至如此高的电平。

    您所选择的 FET 可能已经建模了一些漏电流。 您能否更改 FET 并重试?

    此致、

    Shiven Dhir