请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM5122 工具与软件：
大家好、团队成员：
目前、客户正在进行 EMC 测试。 遗憾的是、测试结果不足以满足要求。 因此、他们正在尝试解决该问题。
客户测量了一些波形、确实是 不会 "干净"。 您可以看一下吗？
我们可以看到：
- 关于 Vgs 信号、存在过冲和下冲。 我认为它会受到噪声的影响、因为负载关闭时测得的波形干净且正确。
- 对于 VDS 信号、也有正负尖峰。
- Vgs 和 VDS 都是连续的、稳定频率为264kHz、因此可以触发它们。
- 在大约47MHz 处有一个超过52dBμV μ V 的峰值。 根据测试、我们知道它来自升压转换器。
为了解决 EMC 问题、我想在重新设计 PCB 布局之前修改电路设计并进行一些测试。
- 请参阅此电子邮件所附的原理图。 这是当前设计。
- 请注意、电感器已更改为1 0μH 由6.8μH 提供。 开关频率已降至 264kHz 从350kHz 开始。
- 增加 Rg。 我已将 Rg 从5R1增加到10R0。 这有助于将峰值减少 5dBμV μ A . 我正在考虑将其增加到33R 或100R。 看起来 Vgs 的上升沿仍然非常尖锐。
- 降低 RGS。 我已经在每个 MOSFET 的栅极和源极之间添加了一个电阻器。 值为21k。 我本来希望消除 VDS 的负尖峰和 Vgs 的下冲、但到目前为止尚未起作用。 我正在考虑将 RGS 减少到10k。
- 在尽可能靠近每个 MOSFET 的位置添加一个100pF (或 pF 电平)的陶瓷电容器。
- 调整缓冲电路的电阻和电容。 电容将从470nF 降至470pF、最高22nF。
我可以提出你的建议吗？ 我可以更改什么以减少 EMC 峰值吗？
此致、
欧内斯特
