This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21750-Q1:复位芯片

Guru**** 2380860 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1392685/ucc21750-q1-resetting-the-chip

器件型号:UCC21750-Q1

工具与软件:

您好!

如果在每个周期内芯片被复位、是否会有任何问题?

设计情形:

我已 将驱动输入连接至驱动器的复位引脚。

当芯片在 RST 引脚上的上升沿期间复位(在保持低电平1000ns 后)时、当驱动输入变为高电平时、芯片在每个周期内复位。

这是否会导致芯片功能出现任何问题?


谢谢

Ponkamali

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不应该导致任何问题、EN 也可以连接到 INP。 但我想知道为什么 INP 和 EN 连在一起。

    由于器件每次都会复位、我想知道传播延迟是否会因此受到影响。 EN 从高电平变为 OUT 高电平没有规格。 请检查并确保它  适用于系统。 如果是、则可以对其进行计划。

    谢谢

    SASI