请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS543C20A 工具与软件：
您好！
我要确保设置 PGOOD 的方法不会对控制 PGOOD 上输出逻辑的 FET 上的漏极施加压力。
如果 PGOOD 为低电平、 FET 应通过一个连接到14V 的1.5k 电阻器将 PGOOD 节点拉至灌电流9.5mA 接地。 如果 PGOOD 为高电平、则漏极开路、并在所示电路中的 LED 指示灯上看到 Vforward BIAS。
我知道我们在另一个器件上使用了此电路、并且它打破了我相信的 PGOOD 引脚、因为它的额定电压低于14V。 我不期望引脚上具有14V 电压、但我想也会出现这种情况。
请告诉我、是否有更明智的方法来做到这一点、或者这似乎是一种很好的方法。
谢谢！
Matt
