[参考译文] UCC27614：栅极驱动器工作异常。

尊敬的 Sanghyun：

感谢您联系 TI。

总体来说、原理图看起来不错、但是我还是有一些跟进问题：

1. 您能评论一下连接到引脚6和7的 VDD 引脚上的 L11电感器吗？
2. 您能否确认 Clock_A 和 Clock_B 上的时序以及它们是否已同步？
3. 您能否发送包含以下内容的更新波形图：
   1. IN+
   2. 输入电压-
   3. VDD
   4. 输出

谢谢！

耶利米

亲爱的耶米。

感谢您的快速响应。

1) L11： MH2029-800Y

www.mouser.kr/.../mh-777565.pdf

 2) CLK_A、CLK_B 是推挽式 RF-AMP。

3) 3) CLK_A、CLK_B、EN_CLK_A 信号由 MCU 控制。

 -第一。  系统开启时、VDD (+12V)始终开启。

 -第二。 当用户启动时、CLK_B 打开。

 -最后一个。 EN_CLK_B 为高电平。

请参阅下面的波形。  

※C2(品红色): clk

  C4 (绿色)：启用。

尊敬的 Sanghyun：

感谢您在周末的耐心等待。

我们来看一下、EN-CLK-A 变为低电平、输出关闭、可能会影响输出波形。 但是、我想进一步澄清一些问题(对于请求不够具体、我深表歉意！)：

1. VDD 引脚上的 L11电感器有什么用例？
2. Clock_A 和 EN_CLK_A 是否  已同步？
3. 您能否以2us/div (上一个响应仅在1ms/div 上有 CLK 和 Enable)发送一个包含以下所有内容的更新波形图 ：
   1. IN+
   2. 输入电压-
   3. VDD
   4. 输出

谢谢！

耶利米

亲爱的耶利米。

1) L11 用法:  防止 IC 传播 EMI。

2) Clock_A 和 EN_CLK_A 时序。

  -首先,Clock_A 正在运行。

  - Clock_A 运行3.5ms 后、第二个 EN_CLK_A 为高电平。

3)更多详细的波形将在我们公司暑假后的下周更新。

尊敬的 Sanghyun：

您能否尝试一下这些设计更改：

1. 移除 L11电感器、因为它可能会影响 VDD
2. 您能否将 CLK 更改为5V、在之前的图表中、您假设它的电压为3.3V

此外、如果之前请求的详细波形中没有解决该问题、您能否说明意外行为何时开始(启动时、几秒钟后等)？  

谢谢！

耶利米

耶利米你好。

 如果存在合理的问题、我也可以根据您的建议更改我的原理图。

但我想知道为什么 IC 不能很好地工作。

我有1个有关 IC 的问题。

我最怀疑12伏输出端口信号与接地之间的距离。

由于 IC 的结构、12V 信号和 GND 之间的距离仅为0.2mm。

您认为12V 电压的建议距离是多少？

你好、耶米。

我连接了您需要的波形。

1) FET 栅极输入信号。 (推挽 A、B)

2) 2) 信号输入、使能、VDD。

 - C1 :信号输入。

 - C3: VDD (12V)

 - C4:信号输出。

3) 3) 信号输入、使能、信号输出

尊敬的 Sanghyun：

我们的专家今天不在办公室,他将在 一周结束前与您联系。

谢谢！
Rubas

感谢您的答复。

我同意  VDD 上存在很多噪声。

但 VDD 信号始终保持在11Vdc 以上。  我认为这种噪音不会影响错误操作。

我已经经历了两次失败与这个 IC。

第一次、 IC 没有任何 OUT 信号。 所以我更换了它。

第二个是 异常操作、如 上图所示。 (我保留了 这个错误的操作示例)。

 此采样首次运行良好。  我不知道这种情况何时发生。

我有2个问题。

1)清除栅极驱动器输出信号与 GND 之间的信号。

 - UCC27614 SON DSG 封装太小。

  我担心 输出信号与接地之间的间隙。

2)内部逻辑。

 - 是否有任何问题从他人的索赔这个 IC ?

  是否存在 EN/IN-、IN/IN+引脚的序列？

  如上图所示、 在应用 IN/IN+引脚信号(时钟)后、EN/IN-引脚被激活(低电平)(第八张图)。

  或者您是否检查内部逻辑？

如果此问题的原因是间隙、我将更改 SOIC 封装。

如果没有、我不能肯定这种问题不会再发生。 (我还可以更改 IN-、IN+的顺序)

我需要您和贵公司专家组的帮助。

此致。

亲爱的耶利米。

坏消息。

第三个 NG PCB 发生在今天。

今天的不良症状是 PCB 上的12V 电源下降、而原因是栅极驱动器。

请找到快速解决方案。

此外、我在上面附上了 IC 标记的图片、因此请确认它是否为正版。

尊敬的 Sanghyun：

对于您刚才报告的第三个问题、您能否发送一个波形并告诉我们该波形是在启动时还是在启动后一段时间后我们看到断电？

至于其他问题、在正常工作条件下、DSG 的性能应与 D 封装相似、并具有良好的布局。

你在8月5日发送的照片2和3似乎没有任何异常有关他们。 您能否尝试一些降噪建议、看看有问题的行为是否仍然存在？ 此外、您可以尝试切换到 D 封装、并查看该 SOIC 封装是否发生了相同的故障。

谢谢！

耶利米

亲爱的耶利米。

第三个问题发生在起动后数分钟后。

我会尽量减少噪音、并回复您。

尊敬的 Sanghyun：

感谢您提供一些信息。 请告知我们您的调查结果是什么、我们将在之后进一步讨论！

谢谢！

耶利米