This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC28740:使转换器正常运行的 VS 上的最低电压?

Guru**** 2510095 points
Other Parts Discussed in Thread: UCC28740

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1398786/ucc28740-min-voltage-on-vs-for-converter-to-operate

器件型号:UCC28740

工具与软件:

您好!

我们正在使用 UCC28740控制器进行设计、有一个问题:

VS 引脚上的电压是否过低、无法使控制器保持运行?

谢谢、Keith

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Keith、

    VS 电压是变压器辅助绕组(见下文)通过电阻分压器的反射电压。 当 FET 导通时、接受负电压。 此负电压取决于初级和辅助绕组、RS1和 RS2分压电阻器的匝数以及大容量电容器的输入电压。 您可以使用所有这些参数来估算最小值。

     

    谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Manuel:

    VS 引脚上是否需要"采样"电压的最小值? 我们担心可变输出电压、在某些情况下信号可能过低。

    谢谢!
    Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!

    VS 引脚的负电压取决于大容量电容器的输入电压、如上面的波形所示。 对它没有最低要求、因为它可能会像 VINBULK、NPA 和分压器电阻那样高。 当主 FET 关断时、VS 引脚上的反射输出电压为正值。

    谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Manuel:

    初级 FET 导通时、我们无需担心 VS 引脚上的负电压。 我们担心初级 FET 关断时 VS 引脚上的正电压。 控制器是否需要最低电压才能正确检测反射的输出电压和谷底以实现谷底开关?

    谢谢!
    Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!

    只要 零交叉水平线上有一个最小阈值来确保 VS 始终高于0V、就应该是正常的。 如果 RS2针对 OVP (过压保护)进行了良好设计(假设 OVP 略高于直流 Vout)、则应该满足要求。 VS 引脚读取开关谷底的过零、因此在稳定状态下、您肯定需要超过0V (例如~100mV)、以解决寄生元件引起的一些振铃(请参阅下面圈出的图像)。

    谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢曼努埃尔!