[参考译文] UCC256404：UCC256404的启动问题

您好！

您的查询正在审核中、我会尽快回复您。

此致、

您好！

您的设计似乎是在 VCC 达到 VCCstartself 电压时启动。  开关开始、然后 VCC 下降至约17V

为了让器件关断、请执行 UVLO 操作、输出需要大致降至8V 以下。  因此、您的设计不会因为 VCC 未受调节而关闭。

导致您的设计关闭而不进行调节的因素是过流、输入或输出 OVP。  确定触发了哪个故障将有助于确定您看到的是哪个故障。

您可能需要评估 上电期间的 IFB、ISNS、SS 和 Vout、以便了解触发了哪些故障。  

此致、

很抱歉-过去一周来度假。

如果我将范围缩小到500ms/div、转换器实际上将启动并调节。  该值约为1、因此这意味着它是故障恢复计时器。  下面的前几张图显示了在1s 延迟后放大启动波形。

我正在使用 UCC256404芯片、我认为没有输入 OVP (只有-402A 型号有、对吧？)、因此我不认为是这样。  

.

75V 输出不会出现过压、但 BW 引脚认为是过压。  在下图中、绿色迹线是 BW 引脚、光标设为+/-4V。  在所需的5个周期超过4V 后、将声明故障(我假设)。  黄色迹线是初级侧15V 电源轨。  在此期间出现某种情况会导致其短暂推至25V。  当 SW 节点变为高电平(因此半桥的顶部 FET 导通)时会发生这种情况、但在 SW 节点为高电平期间、该情况仅持续大约一半。   这表明我的布局可疑吗？  或变压器结构？

当转换器在第二次启动期间卡住时、我看不到15V 电压轨上的这些尖峰-正常调节。

谢谢！
Joe

您好！

我们已收到您的请求、并且正在审核中。

此致、

您好！

UCC256404没有批量 OVP。  但是、它确实有在输出绕组上测量的输出 OVP。

您是否认为这可能会关闭您的设计？

此致、

是的、我几乎肯定输出 OVP 被触发(尽管我不知道原因)。  这就是上一张图显示的内容。  当高侧 FET 导通时、初级辅助轨(黄色迹线)在最后5个开关周期内表现出峰值。  这会将16V 电压轨推到最高25V、从而导致 BW 引脚(绿色迹线)看到电压超出故障限制(绿色水平光标)。  转换器的实际输出是变压器次级侧上的75V 电源轨。  这是紫色迹线。  出现故障时、它仅达到约40V、因此不存在任何真正的过压、但由于主辅助轨推高、芯片认为存在过压。

如果您看看最后几个开关周期、看起来初级 FET 栅极的时序有了变化。  它在一个周期内从大约175kHz 的频率跳至117kHz、而且看起来也不像最后五个周期是在50%占空比下。  我对 LLC 没有太多的经验、但我的理解是它们始终应以50%的占空比运行(FET 导通之间有一些死区时间)、而是改变频率以调整传输到次级侧的能量。  如果不保持50%的占空比、那么变压器初级侧中存储的能量是否不平衡？  我能够看到这将如何导致辅助轨上出现尖峰、但我不知道非50%占空比的根本原因是什么。

不确定这些图表是否会有所帮助、但我想添加它们。  我在变压器的初级侧添加了一个导线回路、以便进行查看、这里有几张显示该情况的图。  这些都是具有不同缩放点的相同图。  15V 主辅助电源轨为绿色、Ipri 为紫色、SW 为蓝色、Vout 为黄色。

我确实注意到、当转换器在第一个故障后捕获到并进入突发模式(此时我将其输入到轻负载)时、我在前几个周期仍然看到15V 主辅助轨上的尖峰、尽管幅度大大减小：

不过,我认为这是一个症状,而不是一个原因。  它们似乎只是在开关频率转换期间发生。

另一个问题是、我认为我将获得比预期在启动期间更高的初级电流。  我在图表中得到大约3A 的峰值初级电流、但设计 Excel 工作表建议、初级侧的电流应该仅为1.357A。  我不知道在启动期间是否 应该超过该数字、但 Excel 工作表似乎建议不应超过 该数字、因为它提供了谐振电感器(电芯 C118)的要求额定值。  下面是一个更新后的设计文件、其中包含我在电路板上输入的所有值、以防有用-

e2e.ti.com/.../UCC25640x-Design-Calculator-Rev4-new-Lmag-of-510.xlsx

谢谢！
Joe

您好！

您是否检查了连接到 BW 引脚的电阻分压器以查看其设置是否正确？

另请注意、BW 引脚上的噪声也可能会触发和 OVP。  您可以向该引脚添加电容以降低噪声。

此致、

您好！

因为我有机会检查波形。   我是瞎眼的。  你是否可以标记波形并重新发送它们？

此致、  

我很确定 BW 电阻器已正确设置。  我认为、这不是由于开关噪声而导致的跳闸。  我的主辅助轨确实推高了、导致 BW 引脚推高。  如数据表所示、它会在5个周期后发生故障。  我在 BW 引脚有一个10pF 的电容、这是设计 Excel 工作表建议的。  但在此之前、FET 栅极信号发生了变化。  我只是不知道导致这种情况的原因-有一个软启动值吗？  变压器结构存在问题(例如-泄漏值不正确)？  它是否意味着存在布局问题？

如果我知道、我本可以更好地标记图表-抱歉。  下面是我标记重要图的最佳方法。  如果需要、我可以尝试重新进行测试。  图表上有标签、但它们与轨迹的颜色相同-不确定这是否有用。

在转换器的突发模式期间、在转换器捕获后(即正常运行到轻负载)

启动故障前的最后几个周期：

在启动期间、在声明故障之前。  Ipri 是三聚体波形、sw 是方波、在标签不清楚的情况下。

与上图相同、但在声明故障之前放大到了最后几个周期。  您可以看到 SW 波形发生变化、然后 Ipri 在过去几个周期内大幅增加。

与上图相同、但在发生启动故障之前仅放大了几个开关周期。

与上图相同、但放大为开始发生启动故障的几个开关周期-

您好！

查看15 V 辅助电压时、会有5 V 的电压跳变。  这将导致75 V 输出上的 Vaux*Ns/Na = 5V*5 = 25 V 跳变。

当我查看75 V 输出时、它看起来是每分段7.5 V。  输出上的25V 变化将导致3.33分区变化。 我在下面的波形中没有看到。

如果75V 稳定、输出变压器和二极管应钳制15V aux、避免额外获得 5V 电压  

我检查了 LLC 的原理图、看起来还不错、  所以看不到这是个问题。

您可能需要仔细检查原理图、以确保其与您的布局相匹配。   请注意、布局审核不是 e2e 上提供的服务。  但是、这可能是您遇到的问题。

您可能需要研究的另一个问题是变压器两端的电压、以便观察其行为是否符合预期。  变压器设计可能有问题、也会导致此问题。  因此、我建议仔细检查一下。

此致、  

因为这是在启动期间、75V 电压轨实际还不是75V。  出现故障时约为40V。  但是、您的观点是、75V 电压轨上的跳变与15V 电压轨上的跳变不同。

我的布局与原理图不匹配、但我无法确保不存在接地问题或类似问题。  我尽最大努力模拟 UCC256404数据表第71页的图9-2中显示的布局和布线。  如果看一下我的布局、不能通过 e2e 论坛这样做、那么 TI 可以与任何 FAE 发送电子邮件/聊天吗？

我已经将这个问题转给了变压器制造商、但这种情况会发生在多个器件上、并且变压器的测量值与我的要求相匹配(与我在 Excel 设计文件中获得的结果相匹配)、因此我认为不会出现这个问题。

不过、在查看该结果时、我确实注意到了几个方面。  这些凸点确实会在启动早期发生、但只要开关频率不变、就可以电平输出。  此外、尽管主辅助绕组具有更多的电容、但15V 主辅助绕组看起来充电速度比辅助绕组更快。

这似乎的确指向了一个布局问题。

此外、我对峰值电流问题仍然有一点好奇。  在最后几个周期(我遇到故障)之前的图中、我的峰值初级电流大约为3.5A。  当开关频率从175kHz 变为117kHz (最后~5个周期的开始)时、我得到的初级侧峰值电流约为8.2A。  这两个数字看起来都很高。  设计文件建议我的最大谐振电流只应约为1.92A、但我不清楚该数字是否适用于启动。  但是、即使不是、该8.2A 数字也高于 OCP1限值5.71A (使用150pF、ISNS 元件140 Ω)。  这让我摆脱了布局问题、而更多地转向了组件值或计算问题。

您好！

我们已收到您的问题。  然而,做美国的假期,我将无法看到,直到星期二。

此致、

不用担心-我也不在办公室,直到星期二。

我不确定这是否有用、但 TI 为 UCC256404拥有的 SIMPLIS 仿真文件的作用与我的板在启动期间的类似：e2e.ti.com/.../UCC25640x-Simulation-Test-Bench-ERGdesign-Sept3.zip

更新了仿真、以符合我的设计(辅助配置除外)。  SIM 的 D3和 D4连接到 GND、变压器的中心抽头为 Vout。  我的设计相反-二极管连接到输出电压、中心抽头接地。  如果我将仿真更改为与仿真相匹配、仿真时间会显著增加。  我认为对于转换器的总体行为而言、二极管方向不应该很重要、因此我只将它们按原样保留。

如果您进行仿真并查看通过变压器的电流、启动电流会很大。  但是、一旦转换器开始调节(仿真值约为165ms)、电流就会更符合我的预期。  总的来说、磁化电流保持在正确值附近、但 DVM_ILR 测量(包括启动期间的漏电感)为10倍。  我敢肯定、其中一些原因可以归因于仿真的怪异行为(例如初始条件不精确、某些元件的 ESR 不正确、但这似乎是巨大的差异。

在~165ms 时、仿真将输出电压调节至75V、然后在175ms 时、我会将负载电流从0.1A 升至2.667A (对我的设计而言是最大电流)、然后仿真会给我带来相当预期的值。  我无法在我的实际电路板上进行负载测试、因为转换器无法正常启动。  但是、在我的设计捕获并在突发模式下运行后、初级侧电流似乎合理、并且没有靠近我在启动期间看到的振幅(这在上面我发布的第一个图中显示、其中的标签更大)。

在启动期间具有高峰值电流的情况下、 ISNS 引脚电压达到~6V、高于 OCP1。  4个周期后、转换器将声明故障。  实际上、我不确定要声明哪个故障- BW 在5个连续周期内大于4V、或者 ISNS 在4个连续周期内大于5V。  这两种情况都会发生(过高的 V 仿真中也会显示 ISNS 值、但仿真未建模任何故障)、但我不知道哪些因素实际上会导致转换器出现故障。  是否能够防止启动期间出现如此巨大的电流峰值？  由于谐振电容使用两个器件、我是否需要在它们之间添加平衡电阻器？  我在 PMP40580参考设计中看不到任何项目、因此我没有将任何项目放在电路板上。   

其他图表是否有助于对此进行调试？  我目前正处于一个我不确定如何继续的阶段。  我讨厌仅仅改变随机的东西来看到效果-我想了解实际发生了什么。

谢谢！
Joe

您好！

您的查询正在审核中。

此致、

需要考虑的更多信息-

使用 SS 引脚和 FB 引脚对从初始开关周期到故障条件的开关频率进行了图表。  在整个启动期间、直到出现故障、FB 引脚比 SS 引脚高几伏(FB 大于5V、而 SS 在发生故障时仅达到约1.1V)、因此芯片应仅使用控制环路中 SS 引脚的电压、对吗？

下面是我测量的顺序-

我打开 PFC 升压转换器中的交流线路、用于为 PFC 输出充电。  一旦达到430V 左右、LLC 转换器就开始启动。  SS 引脚充电至约0.23V、此时 SW 节点将拉低(LO 侧 FET 导通)。  SS 引脚将继续充电、直至达到大约0.28V、然后 LLC 开关操作开始。  此情况在 SW 节点拉低后大约265us 发生。  在前几个开关周期之后、

转换器以大约350kHz 的频率运行、并且每个开关上的占空比为~50%。  不过、您可以看到、15V 辅助电源轨(顶部迹线)在最初的几个周期内确实具有相同的凸点。  当变压器初级侧中的平均电流不为0时、似乎会发生这种情况。  在这种情况下、这只是因为电流开始流动、需要几个周期才能达到甚至结束。  您可以看到、随着电流变为以0为中心、凸点的振幅会减小。  仅仅经过几百微秒、凸点就不再存在：

在启动过程中、我测量以下值-

在 SW 最初拉低后的1ms 处、FSW 为200kHz、SS 引脚为0.49V。
在2ms 时、Fsw 为192kHz、SS 为0.68V。
3ms 时、Fsw 为180kHz、SS 为0.85V。
在4ms 时、Fsw 为172kHz、SS 为1.03V。
在4.58ms 时、最后一个"正常"开关周期、Fsw 为167kHz、SS 为1.13V。

在所有这些过程中、LO 和 HI FET 的占空比都约为50%、从而使初级侧的平均电流保持在0左右。  此外、随着 SS 充电、Fsw 也呈相当线性的下降。  到目前为止、转换器的工作方式符合我的预期。

在第一个"不良"开关周期中、LO FET 开启4.05us、然后 HI 开启6us (对于98kHz 的 Fsw)。  这会在初级侧中创建一个非零电流平均值、从而使出现一个凸点。  在声明故障之前的最后5个周期中、LO 导通时间降至3.87us、HI 导通时间降至4.4us (Fsw 约为121kHz)。  但是、由于导通时间不同、初级侧中的电流会偏置、偏离平均值0。

某些因素会导致 LO FET 在最后一个"良好"周期和第一个"不良"周期之间的关断时序出现重要步长。  LO 导通时间从大约2.8us 跳到4.05us 是单周期。  高电平导通时间从2.8us 跳至6us。  这些时间在每次上电时不会完全相同、但一般方案是相同的：

我不确定在 fsw 中到底会触发此步骤的是什么。  当 VCR 电压低于 VTL 时、LO 应关闭。  您可以看到 VCR 电压似乎在一个周期之间保持稳定、但 LO 关闭延迟(您可以看到 VCR 在第一个坏周期期间降至其先前值以下)-

这让我相信 VTL 阈值已经发生了变化、但只有在电压补偿环路发挥作用时才会发生这种情况。  此时 FB 仍远高于 SS (与1.1V 相比为5.5V)、因此 VTL 仍应以线性方式下降、对吧？

谢谢！
Joe

您好！

您的查询正在审核中、我会尽快回复您。

此致、

这看起来像是工作正常的。  我仍然希望运行更多测试、但在光电二极管上使用1k R 时、启动看起来更清洁(手头没有680欧姆的电阻)。  我承认不是很理解为什么,虽然。  我并没有真正关注 FB 环路、因为它甚至应该还没有发挥作用。  由于故障发生时 Vout 仅为40V、因此我假设 TL431对任何事情都没有贡献。  但是、1k 后、15V 电源轨上的尖峰会消失、电流波形更干净、并且开关频率没有突变。

不过、我的调节电压比预期的高一点、至少在突发模式下是如此。  TL431的分压器应能提供大约77.5V 的电压、但我会在88V 和91V 之间实现突发。  但是、至少转换器的运行情况足以让我开始研究它。  感谢您的帮助。

因此、很遗憾、这并没有像我想的那样解决我的问题(不确定我是否应该继续此主题或提出新问题、因为我已经将此标记为已解决)。  它只是通过另一个问题将其掩盖起来。  将1k R 施加在光耦二极管上只会阻止任何电流流过光耦合器、因此 FB 恰好反向了高电平。  我想发生的是这达到调节、然后进入突发模式(尽管比我想要的要高一点)、但实际上发生的是它达到了 OVP 限制、并持续断续为1s。  我将光耦合器(R67)的串联 R 从15k 降低到6.98k、这样确实允许电流流过光耦合器、这使我回到我在 Fsw 跳跃和15V 初级电源轨上凸点时看到的非常类似的波形。  将串联 R 更改为6.98k 后、移除二极管上的1k R 没有任何效果。

不过、我认为这确实指向了 FB 信号的某种情况。  在1k 的情况下、转换器以0反馈运行、就像不存在光耦合器一样。  在这种情况下、软启动看起来非常平滑(直到声明了 OVP 故障)。  仅当 FB 引脚上有活动时、我才会看到 Lo/HI 不平衡或 Fsw 突然变化。

您好！

放置1k 电阻器时、应确保光耦合器具有偏置电流。  我确实建议使用680欧姆的电阻以确保1 mA 电流。  1k Ω 电阻器可确保向 TL431提供600uA 的偏置电流。    您需要减小1k 欧姆以确保至少有1 mA 的偏置电流。

如果输出高于调节值、则不应有光电二极管电流。   因此、这可能是准确的。  此外、这也符合您的设计符合 OVP。

因此在轻负载条件下、设计将会突发。  但是、它不应该达到 OVP。  您可以考虑在输出端添加更多输出电容和/或预负载、以防止 OVP。

此致、