This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV1117:散热

Guru**** 1812430 points
Other Parts Discussed in Thread: TLV1117
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1429505/tlv1117-thermal-dissipation

器件型号:TLV1117

工具与软件:

你(们)好  

我想知道您是否认为这款器件适合我在托盘中执行的操作。 下面是规格

PCB 尺寸: 28mm x 30mm  

PCB 是一个4层电路板

器件: TLV117-50CDRJR (QDFN)

VIN = 15

VOUT = 5V

输出电流= 150mA (最大值)

热结空气= 38.2

T =(15-5)* 0.15 * 38.2 = 82.45°C

82.45低于125°C 的最高温度。

您是否建议使用此器件、或者您是否有具有较低结温的替代器件、或者您是否建议使用开关稳压器。

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amir:

    您将公式的一个重要部分保留下来、即将环境温度上升幅度与82.45C 结温相加。 因此、在这种工作条件下(假设器件实际实现了38.3C/W RθJA -我稍后将讨论相关内容)、可支持的最高环境温度为125°C - 82.45C = 42.55C。 现在、模拟热指标的 JEDEC High-k 电路板布局布线比您使用的28mm x 30mm 电路板(74mm x 74mm)大得多、因此可能无法获得数据表中公布的热指标。 如果您的环境温度高于42.55C I 计算得出的温度、那么这几乎肯定不会起作用。 由于电路板较小、因此使用更高效的电源可能是最好的选择-如果系统能够承受开关噪声、开关稳压器可能会更好。  

    此致、

    Nick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick。

    感谢您的快速回复。 是的、我完全忘记了在计算中添加最大单位温度。  我不是不使用开关稳压器、而是知道有任何 RθJA 较低的线性稳压器。  如果不能、您对不需要大量组件的开关稳压器有任何建议。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amir:

    您是否考虑过 TLV1117的 KTT 封装? 它的热性能比 DRJ 封装高约28%、虽然它更大一点。 您将看到、当您希望从低40s 或30s 的 RθJA 到20s (C/W)实现更好的热性能时、趋势是封装将变大。 KTT 是热性能最佳的产品之一。  

    我已经浏览了我们的产品系列、但在 KTT 封装中看不到比 TLV1117更适合您的应用条件。  

    此致、

    Nick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Nick。

    我已决定 根据计算结果使用 DFN 封装。我需要的最大电流为0.1A、这使得温度最坏情况(在40°C 时)为78.3C、也就是低于125°C。  但我对该器件的布局有疑问

    -下面的陈述是什么意思,(数据表第25页),我需要做任何具体的事情。  

    -您是否有 QFN 封装的布局指南。 特别是在输出电压上增加更多铜以降低结温。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amir:

    我决定使用 DFN 软件包

    您是否是指 DRJ (QFN)封装最初预期? 下面的数学公式表明了这个软件包。  

    [报价 userid="377821" url="~/support/power-management-group/power-management/f/power-management-forum/1429505/tlv1117-thermal-dissipation/5480753 #5480753"]-以下陈述的含义是什么(数据表第25页)、我需要做什么具体的事吗?  [报价]

    这种声明指出、这种封装在底部有裸露的金属焊盘、应该焊接到电路板上的外露焊盘上、因此要回答您的问题、您需要专门这么做来满足散热要求。  

    [报价用户 id="377821" url="~/support/power-management-group/power-management/f/power-management-forum/1429505/tlv1117-thermal-dissipation/5480753 #5480753"]

    - QFN 封装的布局指南。 特别是在输出电压上增加更多铜以降低结温。

    [报价]

    一般而言、连接到每个引脚的覆铜有助于从器件吸收热量、但迄今为止、主要贡献者是连接到散热焊盘的 GND 覆铜、因此将覆铜延伸到散热焊盘之外将 有助于显著提高热性能、此外、使用散热过孔将散热焊盘连接到内部 GND 层(我假设您只有1个 GND 层和4层电路板)将有助于提高热性能。  

    此致、

    Nick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick。

    问题是散热焊盘未连接到此芯片中的 GND、散热焊盘连接到 Vout。

    下面是4层电路板的位置

    信号/接地
    2.GND
    3. VCC
    4.信号/接地

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amir:

    我漏掉了这个细节(只有旧设备能做到这一点)、很抱歉。 在这种情况下、是的、您是正确的、应在电路板受限的情况下尝试向 VOUT 网络添加尽可能多的铜。 我不确定该器件的热指标是如何仿真的、因为大多数器件的散热焊盘连接到 GND、而热指标是在假设散热焊盘通过过孔连接到内部 GND 层的情况下进行仿真的。 我可以让我们的热建模团队了解他们是否对此有任何见解。

    此致、

    Nick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick。

    谢谢、如果您的团队有任何最新动态、请告诉我。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amir:

    热建模工程师表示、除非明确规定散热焊盘未连接到内层、否则很可能是这样。 因此、VOUT 网(包括散热焊盘)可能连接到内部 PWR 层。 如果您可以在电路板上使用某些 VCC 层作为 VOUT 网、这将有助于散发热量。  

    此致、

    Nick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick。

    谢谢重播、是的、我将继续将 VCC 连接到内部 VCC 计划并增加芯片下方的覆铜尺寸以消散头。