• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 274 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5156：在反激式模式下检测连接到 GND 的 FB 引脚

admin
Guru**** 2524550 points
Other Parts Discussed in Thread: LM5156

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1444155/lm5156-detection-of-fb-pin-tied-to-gnd-for-flyback-mode

器件型号：LM5156

工具与软件：

您好！

我将使用此 IC 进行开发、数据表指出、当反馈引脚接地时、COMP 引脚 MIN CLAMP 将被释放。 根据数据表、FB 引脚在内部连接到误差放大器和 PGOOD 比较器。 IC 如何检测 FB 引脚是否接地。 是否存在被视为 GND 的最小电压阈值、这似乎不太可能、否则当非反激式设计的输出电压为零时、IC 会认为它处于反激式模式。 因此、我只能假设 IC 在 FB 引脚上必须具有静态电压、并且通过将从用于检测引脚状态的 IC 汲取的小电流引脚接地。

请您确切说明这是如何发生的。

其次、您能准确告诉我在 PGOOD FET 开始将 PGOOD 引脚钳制到 GND 之前 BIAS 引脚上需要多高的电压。 数据表提示 PGOOD 在！ EN | UVLO | FB < FB_UVTH。

首次加电且电源轨斜升时、PGOOD FET 会发生什么情况。  

谢谢

Aidan Walton

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Aidan：

    感谢您的咨询。

    [报价 userid="632841" url="~/support/power-management-group/power-management/f/power-management-forum/1444155/lm5156-detection-of-fb-pin-tied-to-gnd-for-flyback-mode ]当反馈引脚接地时、COMP 引脚最小钳位被释放。

    您在这里指的是数据表的哪个部分？ FB 接地时、内部 OTA 会将最大电流拉入 COMP。

    IC 不检测接地。

    对于 PGOOD、此指示器在 FB 接地的工作模式下不起作用。 这是因为 FB 电压绝不能高于 FB UVLO 阈值。

    此致

    Moritz

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Moritz、

    这些因素并不重要、因为在配置为升压转换器时、FB 引脚将升至0V 以上、但在 SEPIC 模式下、直到开关启动时才会如此。 在这种情况下、我假设 comp 最小值钳位会将 comp 引脚推至1V？  

    可能只是我的解释、但数据表显示在第23页  

    "当 FB 在反激式拓扑中接地时、最小 COMP 钳位被禁用。"

    这条语句推测出 IC 正在以某种方式测试这个条件。  

    关于 PGOOD 的问题。 这不是特定于模式、而是 IC 在极低偏置电压下的行为方式。 我们的系统由多个源供电、LM5156只是系统中的一个负载点元件。 如果我有一个 MCU 监控 PGOOD、则 LM5156 BIAS 引脚上的低电平电压是其内部 FET 能够在 PGOOD 引脚上拉低。 我假设它有一个最小阈值电压、低于该电压则不能拉低。 我们不能假设 PGOOD 上的上拉电阻来自偏置电源。 实际上在本例中不是。 我希望确保在偏置引脚电源完全崩溃的情况下、嵌入式开发人员能够发现来自 PGOOD 引脚的错误信号。

    祝你一切顺利

    Aidan  

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Aidan：

    Unknown 说：
    此语句推测 IC 正在某种程度上测试此条件。  [报价]

    IC 无法进入"反激式模式"、并且不会测试 th FB 接地条件。 当 FB 引脚上的电压低于特定阈值(低于 Vref)时、下钳位将被禁用。 在完整的软启动时间内也是如此。

    关于 PGOOD、我们没有指定 Vin 值、因为此时开关仍然完全导通。 它应该在1.5V 至2V 的范围内。 但是、输入电压越低、内部开关的电阻就越高。 那么、它将取决于使用的上拉电阻器以及检测到"低电平"的阈值。

    此致

    Moritz

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Moritz：

    好的、我明白了这个想法。 实际上、考虑 PGOOD 和 BIAS 之间的二极管也很重要。 实际上、PGOOD 被该二极管以及 PGOOD FET 操作钳位到高于偏置几百 mV 的位置。 我只是尝试遍历系统所处的所有可能状态。  

    感谢您的帮助。

    Aidan