This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS2662:TPS26625、处于欠压锁定状态时的输出电压

Guru**** 2390340 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1438373/tps2662-tps26625-output-voltage-while-in-undervoltage-lockout-state

器件型号:TPS2662

工具与软件:

您好!

我们 在其中一个设计中使用了 TPS26625电子保险丝。

原理图如下所示:

我们在其中一个功能测试程序中检查输出电压、同时将输入电压设置为低于 UVLO 限制。 则电子保险丝需要保持关闭状态。
输出在此测试步骤中未加载、不进入任何其他电路(仅连接器)。
输入电压介于18V 和19V 之间时、电子保险丝的标称导通电压。

在第一批中、将输入电压设置为17.5V 时、输出电压始终约为0.65V (测试限制为0.75V)。

现在我们有一批新的批次、其中输出电压大约为3V、而不是低于0.75V。

电子保险丝处于欠压锁定状态时、输出电压是否可能上升到如此高的电平?

此致、
Patrick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Patrick、您好!

    当 UVLO 超过阈值时、FET 将导通。

    您可以检查17.5V 下的 UVLO 引脚电压吗?

    波形将有助于调试。

    谢谢  

    Amrit  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit:

    现在我没有电路板。 其中一个主板将在下星期一从我们的 EMS 发货给我。
    然后、我可以进行一些进一步的测量。

    此致、
    Patrick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当然、Patrick。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit:

    我现在拿到了新的电路板、它的行为与第一批电路板有很大不同。
    以下波形显示了高达13V 的上电。 13V 远低于 UVLO 限制。
    CH1:输入电压(引脚1)
    CH2:输出电压(引脚10)
    CH3:UVLO (引脚2)

    从第一批开始:

    新批次中的电路板:


    您可以看到、输出电压上升到了~2.8V 与~0.65V 之间的不同水平。

    我知道内部 FET 在关断状态下有漏电流。 但为什么会看到不同的电压电平呢?

    到目前为止我已经看到的是,如果我把输入电压保留在较低的水平,使引脚 SHDNn 低于关断阈值,几乎没有输出电压(约0.15V ).

    此致、
    Patrick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Patrick、您好!

    感谢波形。

    您能否检查 SHDN 引脚悬空时的相同行为?

    它不需要上拉电阻器。 它具有内部上拉电阻器。

    谢谢

    Amrit  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit:

    当 SHDN 引脚悬空时、我会得到完全相同的结果。 输出电压仍上升到约2.8V。

    它是正确的、通常不需要上拉电阻器。 但我读到、它只是一个弱内部上拉电阻器、并且在恶劣环境下、建议使用一个额外的外部上拉电阻器。

    此致、
    Patrick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Patrick、您好!

    感谢您检查 SHDN。

    我将在 TPS26625 EVM 上检查这个。

    您可以检查 FLT 引脚吗? 状态是什么。

    谢谢  

    Amrit  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit:

    当电子保险丝处于 UVLO 状态时、FLTn 引脚保持低电平。 因此这是可以的。 当 I RISE 输入电压高于 UVLO 阈值时、FLTn 会进入高电平状态。
    您能否同时与设计团队联系、因为我们的系列产品正处于暂停状态。 因此、这种情况非常紧急。
    问题是:这种行为是否在器件之间正常散射的情况下有所不同、或者器件是否有问题?

    此致、
    Patrick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Patrick、您好!

    当然、Patrick。 今天、我将查看我的 EVM。 您正在"空载"上进行检查、对吧!

    是否有任何下游电路?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit:

    是的、这是一种空载情况、请查看我的文章顶部。

    此致、
    Patrick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Patrick、您好!

    我懂了。 我将检查 EVM。 请在本周结束之前查看我的结果。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit:

    我们预计在上周结束前取得这样的结果。 有新消息吗? 我们需要知道这些电子保险丝是否正常、以及它们的行为有何不同。

    此致、
    Patrick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Patrick、您好!

    我正在处理这个问题。 请期待 EOD 的回复。

    谢谢  

    Amrit  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Patrick、您好!

    我在无负载且只有电容器的 EVM 上得到了类似的结果。

    这是由于从 IN 到 OUT 的漏电流造成的。 当 SHDN 为高电平时、这种影响稍大一些。

    它还取决于输出阻抗。

    如果您有任何 OUT 至 GND 电阻、则不会看到这个。

    谢谢  

    Amrit  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit:

    谢谢。 我知道数据表中指定的泄漏电流将为输出电容器(原理图中的 C2)充电。
    我不理解的是电压为什么会上升到不同的电平。 我可以理解、由于泄漏电流较低或较高、电荷需要的时间会更长或更短。
    目前、我假设电子保险丝芯片内从输出端到 GND 的其他漏电流表现出某种电阻行为。

    此致、
    Patrick  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Patrick、您好!

    是的、可能存在从 OUT 到 GND 的漏电路径。

    充电电流和总阻抗可能会导致不同批次的不同电压。

    谢谢  

    Amrit