[参考译文] UCC28064A：减少过零点附近的失真以改善 THD

您好、高原生、  

如您所发现的、更改(1)和(2)中的 Rzxx 电阻值应该没有任何效果。  

我想改善过零处的 VINAC 信号可能会有所帮助、但您已经尝试过减小 CIN (5)并减小 VINAC 滤波器时间常数(3)、但失真没有改善。  增加 Cinacx (4)不会有帮助、并且可能会增加失真。  

增加 Rt (6)会缩短可用导通时间并降低可用最大输出功率。  
相反、我建议尝试减小 Rt 值、但不能减小太多、以避免允许过多的额外输出功率。  可能是91kR 或82kR、以便在过零附近实现稍低的频率和更长的导通时间。   

另一个要尝试的想法是减慢 MOSFET 的关断速度(以延长导通时间)、可能是将栅极电阻器 RGx 增加到10R。

如果传导 EMI 没有显著降低、我认为仍然可以选择将 CIN 降至0.1uF。

请注意、增加低压线路(115Vac)的导通时间也会增加高压线路(230Vac)的导通时间。
在115V 下改善失真可能会降低230V 下的失真。   
您可能必须在评估 THDi 的所有输入电压下做出折衷才能实现组合的最小失真。  

此致、
Ulrich

您好、高原生、  

感谢您提供的波形。  他们非常乐于助人。  

我相信您会在过零处丢失 ZCD 信号。   
输入电压非常低、以至于 ZCD 绕组电压无法将 ZCDx 信号驱动到足以超过1.7V 布防阈值的高电平。  

您可以尝试降低 ZCD 绕组的匝数比(增加匝数)以提高低电压、但这是一种复杂的解决方案(新的磁性设计)、并且可能会对高压线峰值时的 ZCD 电压产生不利影响。  Vzcd 可能无法降至<1.0V 来触发新的开关周期。  

一种更简单的解决方案是为每个 ZCDx 输入添加一个上拉电阻器(来自 VREF)、以在过零处对 ZCD 电压提供略高的电压、使其升至1.7V 以上。  例如：当 Rzx1+Rzx2 = 22kR 时、从 VREF 到 ZCDx 添加240kR 会向 ZCDx 电压添加大约+0.5V 的偏移。  可以帮助 ZCD 信号工作以降低过零附近的输入电压。  

但是、同一个失调电压可能会损害在 Vout-Vin (peak)差分电压非常小的高压线路峰值处的 ZCD 运行。  
额外的偏移可能会阻止 Vzcdx 降至1.0V 以下以触发下一个周期。  
但如果 THDi 测量在最高输入线电压下不重要、这可能不是问题。

尝试添加上拉电阻器并尝试将其值从100kr 更改为1Megr、以找到改善过零失真所需的最高值(最小失调电压)。   

注意：只要 ZCDx 信号不能超过1.7V 布防阈值(Vzcd 上升)或 1.0V 触发阈值(Vzcd 下降)、开关将停止。  在这种情况下、只有经过~210us 的重启计时器后、开关才会自动尝试恢复。  您可以在波形中看到该时间间隔。   无法提高这个计时器的速度。  该计时器的最小值/最大值规格为160us 至265us、 典型值为210us。  
 
因此、请注意：即使您向 ZCDx 添加了一个上拉电阻器并且失调电压允许开关接近0V、如果开关确实由于 ZCD 电压损失而停止、在重新启动计时器到期前、始终有~210us 的无开关间隔、并强制 GDX 脉冲尝试重新启动。  GDA 和 GDB 由重启计时器同时驱动、并在几个连续的开关周期后恢复交错。  

此致、
Ulrich

您好、高原生、  

在您的原理图中、Rza2连接到 ZCDA、ZCDA 对应于连接到 Q101的 GDA。  
在最新的波形中、我假设"V (Rza2-AGND2)"标签正确识别了 ZCDA 信号、因此我认为 MOSFET2和 MOSFET1波形标签混淆了。  标记不 那么重要；图(a)中清楚地表明、通道4 Vgs 对应于通道5 ZCD 信号。   

由于通道3 MOSFET 关断但未显示 ZCDB 信号、因此 ZCDB 可能 无法上升到1.7V 以上、或者 ZCDB 无法降至1.0V 以下以触发下一个脉冲。  我的猜测是 ZCDB 确实上升至高于1.7V (因为通道5中的 ZCDA 确实上升)、但过大的上拉电流(Rpull-up 过低)阻止 ZCDB 下降至低于1.0V 以触发下一个脉冲。  

在图(b)中可以看出、ZCDA (通道5)未能超过1.7V、因此零电流检测器无法检测到退磁何时完成并触发下一个 GDA 脉冲。  因此、 Q101停止开关。  

在图(c)中、可以看出 ZCDA 通道5现在正确对应于通道3上的 Q101 Vgs。  虽然波形标记与图(a)中的相同、但我必须假设在(a)的捕获和(c)的捕获之间移动了一个或多个探头。  
在该图中、ZCDA 和 ZCDB 信号都满足触发顺序栅极驱动脉冲的标准。  

对于两个 PFC 通道(A 相和 B 相)、MOSFET 是否导通取决于 ZCDx 信号是否满足2个要求：
1. MOSFET 关断期间的 ZCDX 电压(电感退磁)必须上升到1.7V 以上、才能使零电流检测器" ARM "以查找电感的"零电流"条件。  在确定 电感器中首先存在某个电流之前、ZCD 电路不会寻找零电流。  当输入电压接近0V 时、很难满足这一条件。  MOSFET 导通时间必须非常长、才能在电感器上构建电流、且电感器两端仅为1~2V。  然后、在 MOSFET 确实关断后、该峰值电流必须能够将开关节点电容(主要是 Coss、但也包括二极管和其他电容)充电至足够高的电压、使 ZCDx 电压上升至1.7V 以上的绕组匝数比。

只有发生这种情况后、ZCD 电路才开始寻找 ZCDx 信号重新降至1.0V 以下的时刻。  此时电感器中的峰值电流已退磁到足以使电感器电压开始降低。  匝数比反映了这种下降、当 Vzcdx < 1.0V 时、会在下一个开关周期触发开启 MOSFET 栅极驱动。  

务必要认识到、开关脉冲与交流线路及其输入电压过零时间是异步的。
由于连续开关取决于 ZCDx 信号始终处于规格范围内、因此有时 Vzcdx 无法上升到大于1.7V、有时不能下降到小于1.0V、并且开关可能会在 其中一个或两个 MOSFET 上停止。  有时您可能很幸运、两个 FET 在过零时一直保持开关。  

此处的随机因素是输入电压是否足够高、以便在正确的时间正确设置 ZCDx 电压、从而保持开关运行。
这种随机性是不可避免的、我认为过零处的随机死区时间(MOSFET 关断)是不可避免的。    

在 VREF 和 ZCDx 之间连接一个上拉电阻器可以更容易达到1.7V、但同时也使降至1.0V 以下变得更难。   

此时、我认为没有一种简单的方法可以改善电压过零处的输入电流。
较长的导通时间可能会有所帮助、但电感会限制峰值电流可以达到的高水平。  
在低 Vin 下允许更高的峰值电流、因此较低的电感更有用、但现在开关频率将大幅增加、并且必须更改几个其他控制参数以适应这种情况。   

在某些时候、开发特殊电路以对交流过零附近的失真进行微调所花费的时间、精力和成本将会降低。  我建议重新评估是否真的有必要进一步减少现有的失真、以及是否值得付出代价。  

此致、
Ulrich