[参考译文] UCC21750：FLT 引脚变为低电平、即使 PWM 始终为低电平且 EN 引脚也为低电平。

由 UCC21750驱动的 MOSFET 应用作二极管、因为 PWM 为低电平且 RST/EN 引脚为低电平。 因此不应对去饱和进行测试。 但 FLT 引脚会以某种方式变为低电平并锁存为低电平。 这是非常奇怪的。 请帮助解释可能导致这种情况发生的原因。

Charlie、您好！

感谢您联系我们。  

请分享有关 FLT 低行为的其他详细信息。  

• FLT 是否在上电后立即变为低电平？ 或切换 PWM 之后执行呢？
• 测试设置温度是多少？
• 在上电期间和 FLT 变为低电平时、是否可以捕获波形- ESP VCC、DESAT、FLT、RDY。

谢谢

SASI

大家好、Sasikala、

• FLT 是否在上电后立即变为低电平？ 或切换 PWM 之后执行呢？                              否、FLT 保持高电平、MOSFET 在上电后确实用作二极管。 然后我开始在电路上施加一些阶跃负载、一个驱动器的 FLT 引脚变为低电平并锁存在那里。 PWM 始终为低电平。 驱动器的 EN 引脚始终也为低电平。
• 测试设置温度是多少？                                                              室温、约25摄氏度
• 在上电期间和 FLT 变为低电平时、是否可以捕获波形- ESP VCC、DESAT、FLT、RDY。     这比较困难、因为芯片焊接在安装到散热器的 PCB 的底部。 但是、让我看看如何将一些探头线连接到电路板。 我将在拥有这些波形时将它们发布。  

      两个 MOSFET (Q_term3和 Q_term5)用于相移全桥直流/直流转换器的次级侧。 首先、我们尝试使用两个 MOSFET 作为二极管。 因此、驱动器甚至不应该工作、更不用说报告故障了。  

谢谢。

感谢您的快速响应。 非常感谢。

请务必分享这些波形、这将有助于我们了解 系统场景。 如果采集的通道数超过4个。 我们希望监控接近栅极驱动器的输出电压、VDD 电压。

您提到1个驱动器的 FLT 引脚为低电平。 (哪个 MOSFET 驱动器位置？) 是否可以将栅极驱动器替换为另一个驱动器以了解其是否是特定的一个驱动器故障、或者安装在该位置的任何驱动器的行为是否可重复？ 尝试了解其驱动器是否存在故障或 在特定驾驶员位置是否观察到 FLT。

谢谢

SASI

它始终是 Q_term5的驱动程序。 很难换芯片。  

我们将尝试捕获波形、但一般而言、当 MOSFET 用作二极管时(PWM 始终为低电平、EN 引脚始终为低电平)、驱动器芯片是否可以报告 FLT？ 我想看看这可以是什么类型的故障机制。 我的理解是、当驱动器收到低 PWM 时、不会检查去饱和情况。  

谢谢。  

Charlie、您好！

除非将该器件更换为其他器件、否则我们不知道它是否是特定器件问题。 还是在同一位置的多个电路板上观察到故障？

是仅当触发 DESAT 时才会触发 FLT。 造成 FLT 出现错误的潜在原因是系统噪声导致 DESAT >阈值或其他影响 FLT 的方式、我们需要通过观察波形来了解这一点。

FLT、VCC、VDD、DESAT、RDY、 OUTH、OUTL。 (请使用 高 BW 探头、以便捕获高频分量)对于所有次级信号捕获、它需要采用差分探头。

期待您的拍摄。

谢谢

SASI

大家好、Sasi、

很抱歉这么晚才回复。  

DESAT 引脚实际上直接链接到 COM 以禁用 DESAT 保护。 但是、当我们进行测试阶跃负载时、仍然会触发 DESAT 故障。  

我截取了 Vin+到 Vin-、DESAT 和 FLT 的屏幕截图、如下所示。 示波器的探针带宽为200MHz 和100MHz。  

CH1 (黄色曲线)是 DESAT 信号、CH2 (蓝色曲线)是 PWM 输入信号、而 CH4 (绿色曲线)是 FLT 信号。 此时 FLT 降至零、PWM 输入为低电平、DESAT 也为低电平。 DESAT 信号的噪声峰值约为2.2V、远低于9V 阈值。 但 FLT 被拉至低电平以报告故障。  

按照您的建议、我将检查 VCC、VDD、VOUTH 和 VOUTL 的波形。  

谢谢。

此外、还检查了两个不同的电路板、它们均显示相同的问题。 这表明电路板上没有一些坏器件。  

谢谢。

下面的屏幕截图中显示了 VCC (Ch2蓝色曲线)、VOUT (Ch1、黄色曲线)和 FLT (Ch4、绿色曲线)的波形。 当发生 FLT 时、VOUT 为低电平、VCC 为3.3V)。

下面的屏幕截图中显示了 VDD (Ch2蓝色曲线)、VOUT (Ch1、黄色曲线)和 FLT (Ch4、绿色曲线)的波形。 当 FLT 发生时、VOUT 为低电平、而 VDD 为15V。

所有示例都显示不应生成和报告去饱和故障。 请在此处帮助找到可能的故障生成机制、并提供可能的解决方案建议。

谢谢。

在该论坛的另一篇文章 UCC21750-Q1：DESAT 错误-电源管理论坛-电源管理- TI E2E 支持论坛中、Andy Robles 提到、如果 DESAT 引脚被连接到 COM 引脚、而 FLT 仍被拉至低电平、则应存在 系统噪声耦合到栅极驱动器内部电路中。  

这正是我们的情况。  

问题是：系统噪声耦合到芯片内部电路的路径是什么、如何将其切断以确保不报告错误的 FLT 且不会将芯片锁定？  

大家好、Sasi、

好的、这看起来像是噪声弄乱了芯片的内部电路。 我将尝试上面提到的方法。  

谢谢。