This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VH-Q1:如何在 TIDL 运行时中配置多个 C7x 内核

Guru**** 2466550 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1472973/tda4vh-q1-how-to-configure-multiple-c7x-cores-in-tidl-runtime

器件型号:TDA4VH-Q1

工具与软件:

尊敬的 TI 专家:

客户正在使用 SDK10.0、据我们所知、我们发布了以下 OSART_python 指南、以配置运行某个模型的多个 DSP C7x 内核。

https://github.com/TexasInstruments/edgeai-tidl-tools/blob/master/examples/osrt_python/README.md#options-for-devices-with-multiple-dsp-cores

但是、自 SDK8.5以来、客户仅使用 TIDL Runtime 很多年、不使用 OSART_python。

因此、他们想知道如何在 tidl_config.txt 中配置多个 DSP C7x 内核?

非常感谢、

Kevin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin:

    您可以尝试如下所示的操作:

    此致、

    Adam