主题中讨论的其他器件:TDA4VH、 AM69
工具与软件:
您好、先生、
我观察到中的所有 PCIe 时钟 PROC154E3_RP 原理图 时钟缓冲器 而不是使用 SoC 的 PCIe_REFCLK_OUT .
您能解释一下选择这种设计的原因吗?
此外、是否可以使用 SoC 的 PCIe_REFCLK_OUT 而不是外部时钟缓冲器来设计电路?
在使用 SoC 的时钟输出时、我们是否应注意任何限制或注意事项?
谢谢你。
此致、
Gary Yu
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
您好、先生、
我观察到中的所有 PCIe 时钟 PROC154E3_RP 原理图 时钟缓冲器 而不是使用 SoC 的 PCIe_REFCLK_OUT .
您能解释一下选择这种设计的原因吗?
此外、是否可以使用 SoC 的 PCIe_REFCLK_OUT 而不是外部时钟缓冲器来设计电路?
在使用 SoC 的时钟输出时、我们是否应注意任何限制或注意事项?
谢谢你。
此致、
Gary Yu
您好、Gary、
是的、无需使用外部时钟即可进行设计。 适用于 PROC141E4_RP 的 J784S4 EVM 上的 PCIe1 (可从此处的"设计文件"下下载)是一个示例: https://www.ti.com/tool/J784S4XEVM
与 TRM 一样、AM69/J784S4/TDA4VH 在硬件方面大致相同、因此 J784S4 EVM 的设计可用于 PCIe 时钟。
对于限制、软件 设置起来比使用外部时钟复杂一些、并且可能会出现勘误。 具体来说、勘误表 i2242: https://www.ti.com/lit/er/sprz536b/sprz536b.pdf?ts = 1739382083270&ref_url=https%253A%252F%252Fwww.google.com%252F
此致、
Takuma