请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TDA4AH-Q1 主题中讨论的其他器件：TDA4VH
工具与软件：
的新硬件设计
TDA4AH88TGAALYRQ1
TDA4VH、TDA4AH、TDA4VP、TDA4AP 系列
我将开始对该 TI SOC 进行新设计。
我有几个问题。
- 接口设计的电压基准。 哪些工具可用于帮助启动/调试 DDR4、以便我可以确保满足其所有时序要求(例如、对于 Intel FPGA)。 它有一个"信号抽头逻辑分析仪"工具、可以查看所有信号的所有时序细节)。
- 此 SOC 在最坏情况下的功耗是多少？
- 如何计算 diff 下的功耗。 其性能吗？ (是否有用于此任务的工具？)
- 我还需要 SOM、是否有任何可用或建议？
- 每个 Cortex-A72可以设置运行的最低时钟速度是多少？ 时钟是否可扩展以不同速度运行以节省功耗？
- 我能否分别关闭8个 Cortex-A72内核中的每一个、或者我必须始终运行全部8个 Cortex-A72内核？
- 每个 C7x DSP 可以设置为运行的最小时钟速度是多少？ 时钟是否可扩展以不同速度运行？
- 我是否可以分别关闭4个 C7x DSP 内核中的每个内核、或者必须始终运行全部4个 C7x DSP 内核？
- 每个 Cortex-R5F 可以设置为运行的最小时钟速度是多少？ 时钟是否可扩展以不同速度运行以节省功耗？
- 我是否可以 分别为8个 Cortex-R5F 内核的每个内核关闭 ture2e.ti.com/.../tda4ah_2D00_q1.pdf、或者我必须始终运行全部8个 Cortex-R5F 内核？
