请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：PROCESSOR-SDK-AM62X 工具与软件：
尊敬的 Expert：
客户将控制内核/驱动程序层的 SPI0以与 FPGA 通信。
这种通信需要非常实时。 写入 SPI 后、必须等待接收到的结果。
它需要每125us 执行一次读取和写入操作。
SPI0的设置将在哪里？ 至于如何调用和使用它、是否有任何类似的相关示例可供参考？
谢谢
Daniel
工具与软件：
尊敬的 Expert：
客户将控制内核/驱动程序层的 SPI0以与 FPGA 通信。
这种通信需要非常实时。 写入 SPI 后、必须等待接收到的结果。
它需要每125us 执行一次读取和写入操作。
SPI0的设置将在哪里？ 至于如何调用和使用它、是否有任何类似的相关示例可供参考？
谢谢
Daniel
您好、Andreas
通信协议非常复杂。 客户在图表中展示了控制顺序、希望它更易于理解。
客户知道它很难在 Linux 中实现。 在其现有产品中、它们也在 Linux 驱动程序中实现。
为了实现这一目的、客户直接控制 CPU 中与 SPI 相关的寄存器。 程序代码的以下部分
这在 Cavium CN7020 1GHz 中实现：
您能看到我通过消息发送给您的图文件中的控制顺序吗？
谢谢
Daniel
