请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM6442 工具与软件：
您好、TI 专家
我需要将 PCIe 接口与具有 R5F 的 Xilinx FPGA xdma IP 内核配合使用、以获得足够的实时性能。 A53 Linux 下的测试正常、但当我使用 R5F AM64x MCU+ SDK：PCIe 缓冲区传输 RC 示例时、链路无法到达 L0、并且状态(LTssmStateReg.LTssmState)始终为"PCIe_LTSSM_POLL_COMPLIANCE"、即 0x03。
我找到了一个讨论非常类似问题的主题： https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1440868/am6442-configure-pcie-rc-in-r5f 基于 MCUSDK 的 RC 设计为仅与基于 MCUSDK 的 EP 配合使用、而不是 通用 EP 配合使用。
我还发现了一个线程: https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1398510/tmds243evm-pcie-rc-read-ep-bar-info-stuck-243evm-intel-fpga ,我认为在这个例子中链接是建立的。
因此、我认为、尽管 API 不能直接用于通用 PCIe EP、但可以设置进行一些修改的链接、或者我可以编写自己的代码。
你有什么建议吗？
非常感谢
Yuqiao
