[参考译文] J722SXH01EVM：U-boot OSPI NOR 写入速度较慢~0.1Mb/s 比预期慢约3倍。

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1489031/j722sxh01evm-u-boot-ospi-nor-is-slow-to-write-0-1mb-s-about-3x-slower-than-expected

器件型号：J722SXH01EVM

工具与软件：

U-Boot 2024.04-ti-ga970f6e51043 (2024年11月13日- 14：26：23 +0000)

=> SF 更新$｛loadaddr｝0 0x1000000
器件0偏移0x0、大小0x1000000
写入16777216字节、在98.316s 内跳过0字节、速度 174762 B/s

有人有提高速度的技巧吗?

我发现、只要我先擦除、我就可以手动写入块。但是、它仍然很慢。擦除需要1分钟。 45秒才能写入。

=> SF 探针
SF：检测到 s28hs512t 页面大小为256字节、擦除大小为256 KiB、总共为64 MiB
=> SF 擦除0x0 0x1000000
JEDEC SPI_NOR 闪存@0：在0x0、len 16777216
SF：16777216字节@ 0x0已擦除：好
=> SF 写入0x80000000 0x0 0x1000000
器件0偏移0x0、大小0x1000000
JEDEC SPI_NOR 闪存@0：到0x00000000、len 16777216
SF：16777216字节@ 0x0写入：好

是什么 JEDEC、SPI-NOR 嵌套在下 "TI、am654-ospi"、"CDN、QSPI-NOR"

文件为 Cadence_QSPI.c 和 SF_DataFlash.c、因此我将开始那里的调试...

我看到2025年的 Cadence_QSPI.c 将发生大量变化。有人知道是否应该解决此问题吗？
例如： git.ti.com/.../spi

我应用、重新编译和验证了这些补丁都不能解决其中任何一个问题。
此外、这些更改可能会引入新错误、擦除/更新也不再起作用。

数据表列出了898KBps 写入和331KBps 擦除。

7 个月前

0 admin 7 个月前

TI__Guru**** 2394305 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

看起来、如果我们使用512字节的页大小、我们应该将速度从533KBps 增加到898KBps

u-boot 始终使用256的页面大小、因此这可能是比我预期的更大的更改...

也看到了这个...

* PAGE_SIZE 从 BFPT 设置为512B、但实际上取决于

*配置寄存器。查找 CFR3V 并确定

* page_size. 对于多芯片封装器件、仅当全部使用时才使用512B

*芯片配置为512B 缓冲器。

*/
因此、如果我们要检查该位是否已在 s25_s28_post_bfpt_fixup 中设置、我们应该在哪里设置512B 页大小的位？可能是 s25_s28_setup？

0 admin 6 个月前

TI__Guru**** 2394305 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

[报价 userid="36781" url="~/support/processors-group/processors/f/processors-forum/1489031/j722sxh01evm-u-boot-ospi-nor-is-slow-to-write-0-1mb-s-about-3x-slower-than-expected/5720586 #5720586"]如果我们要检查该位是否已在 s25_s28_post_bfpt_fixup 中设置、我们应该在哪里设置该位来实现512B 页大小？也许 s25_s28_setup？

这些补丁来自闪存制造商。

您能向他们确认一下我们可以在哪里将页大小更改为512吗？

此致、
Tanmay

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] J722SXH01EVM：U-boot OSPI NOR 写入速度较慢~0.1Mb/s 比预期慢约3倍。