This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4APE-Q1:采用 DDR 时可能实现的最低功耗模式

Guru**** 2394305 points
Other Parts Discussed in Thread: TDA4APE-Q1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1487775/tda4ape-q1-lowest-possible-power-mode-with-a-ddr

器件型号:TDA4APE-Q1

工具与软件:

尊敬的 TI 专家:

我们有非常严格的功率要求、以在 SoC 中实现低至1-1.5W 的功率、但是、我们仍然需要保持 DDR 处于活动状态以保存代码和数据。

问题是、如何在仅 MCU1和 DDR SS 处于工作状态时实现尽可能低的功耗?

此模式的系统要求如下:

  • 通过 CPSW 开关激活 MCU1以进行以太网通信。
  • 为了能够在不引发 MCU1复位的情况下从电源模式转换到该模式(我们可以再次启动其他处理器)。
  • 通过 SW 或在外部关闭电源轨来关闭任何其他处理器、加速器或外设。
  • SoC 的总功耗不得超过1.5W

提前感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mahmoud:

    我们对 SoC 低至1-1.5W 的功率有非常严格的要求、但是、我们仍必须将 DDR 保持在活动状态以保存代码和数据。

    当您打开主域时、无法实现这一点。

    [报价用户 id="518971" url="~/support/processors-group/processors/f/processors-forum/1487775/tda4ape-q1-lowest-possible-power-mode-with-a-ddr "]
    • 通过 SW 或在外部关闭电源轨来关闭任何其他处理器、加速器或外设。
    • SoC 的总功耗不得超过1.5W
    [报价]

    则可以将处理器保留在 WFI 中。 功耗不会低至1.5W。

    -基尔西

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的答复  
    我有 一些 问题  


    在仅 MCU 模式的1种情况下,可用的存储器是什么,它的大小是多少?

    2-在正常模式下完成 soc 初始化后、是否可以通过操作 BUCKS/PMIC 来关闭其他内核、但保持 DDR 可访问?


    如果我们将除 MCU (仅使用 DDR)之外的所有内核放入 WFI、估计功耗是多少?

    提前感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我加入了我们的硬件专家行列。

    此致、

    基尔西  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好!  
    是否更新了有关问题的信息?


    在仅 MCU 模式的1种情况下,可用的存储器是什么,它的大小是多少?

    2-在正常模式下完成 soc 初始化后、是否可以通过操作 BUCKS/PMIC 来关闭其他内核、但保持 DDR 可访问?


    如果我们将除 MCU (仅使用 DDR)之外的所有内核放入 WFI、估计功耗是多少?

    提前感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Mohamed

    MCU 域上有一个1MB RAM。
    在0x00_41C0_0000处的 MCU_MSRAM_1MB0_RAM

    您可以 将主域中的许多电源域(例如 PD_C71x_0、PD12)断电 但是  有许多逻辑不能断电、为了通过 SoC 与 DDR 进行通信、您需要使用它。

    Kevin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Kevin  

    这不是一个完整的答案。

    • 因此、1MB 不足以容纳低功耗模式期间所需的代码 DDR 是必须的。
    • 因为这需要尽快实现 ,什么是真正需要仍然是 已通电以访问 DDR 同时关闭主域的其余部分以达到尽可能低的功耗?
    • 这种情况下的估计功耗是多少?

    正在等待您的响应。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    有一个在线功耗估算工具;我已经使用仅 MCU 用例运行它、然后添加了内核和 CPU 域电压、以及4个 LPDDR 上30%的负载。 这会导致功耗远高于所需的功耗:

    TJ [C] 漏电功耗[mW] 动态功耗[mW] 总功耗[mW]
    125. 7640. 4505. 12145.
    105. 4636. 4505. 9141.
    85. 2729. 4505. 7234.
    50. 1005. 4505. 5510.
    25. 500 4505. 5005.
    0 255. 4505. 4760.
    PD Psc 未定义状态
    GP_CORE_CTL_wkup 提供中断
    GP_Core_CTL (CC) 提供中断
    GP_Core_CTL 提供中断
    PD_Pulsar_MCU 提供中断
    PD_C7_0 14. 出错
    PD_C7_1 15. 出错
    PD_A72_Cluster_0 16. 出错
    PD_A72_0 17. 出错
    PD_A72_1 18. 出错
    PD_A72_Cluster_1 19. 出错
    PD_A72_4 20. 出错
    PD_A72_5 21. 出错
    PD_GPUCOM 22. 出错
    PD_C7_2 24. 出错
    PD_C7_3 25. 出错
    PD_Pulsar_0 26. 出错
    PD_DECODE 26. 出错
    PD_Pulsar_1 27. 出错
    PD_DMPAC 28. 出错
    PD_VPAC 31. 出错
    PD_A72_2 32. 出错
    PD_A72_3 33. 出错
    PD_A72_6 34. 出错
    PD_A72_7 35. 出错
    PD_VPAC2 36. 出错
    PD_ENCODE2 37. 出错
    PD_Pulsar_2 41. 出错
    该设计的链接 添加测试名称  
      添加了测试说明
      热性能  
    TJ 125.  
    VDD_CORE_SRAM_Voltage 0.85  
    VDD_CORE_Voltage 0.8.  
    VDD_CPU_SRAM_Voltage 0.85  
    VDD_CPU_Voltage 0.76.  
    VDD_MCU_SRAM_Voltage 0.85  
    VDD_MCU_Voltage 0.8.  
    Process_Corner  
       
    uC_Description  
    A72 CPU 0% 2000
    A72 CPU 0% 2000
    A72 CPU 0% 2000
    A72 CPU 0% 2000
    A72 CPU 0% 2000
    A72 CPU 0% 2000
    A72 CPU 0% 2000
    A72 CPU 0% 2000
    Pulsar 主电源 0% 1000
    Pulsar 主电源 0% 1000
    Pulsar 主电源 0% 1000
    C711 512K 1.1 0% 1000
    MMA2p1 0% 1000
    C711 512K 1.1 0% 1000
    MMA2p1 0% 1000
    C711 512K 1.1 0% 1000
    MMA2p1 0% 1000
    C711 512K 1.1 0% 1000
    MMA2p1 0% 1000
    短信 ±10% 333.
    Pulsar MCU ±50% 1000
    DSS7L_eDP_DSI 0% 600
    GPU   0% 800
    CSI_3RX_2TX 0% 720.
    DPHY 1.2 RX - 4L 0% 上行
    DPHY 1.2 RX - 4L 0% 上行
    DPHY 1.2 RX - 4L 0% 上行
    DPHY 1.2 TX - 4L 0% 上行
    DPHY 1.2 TX - 4L 0% 上行
    DMPAC 0% 520.
    VPAC3 0% 720.
    VPAC3 0% 720.
    WAVE521CL 视频编解码器 0% 600
    WAVE521CL 视频编解码器 0% 600
       
    CPSW2X eAVB 0%  
    CPSW9x eAVB 0%  
    PCIe_G3 4L 0%  
    PCIe_G3 4L 0%  
    PCIe_G3 4L 0%  
    PCIe_G3 4L 0%  
    超链接 x2 0%  
    USB3P0TCx1   0%  
       
    eMMC 4.   0%  
    SDIO 1位 0% Unused
    eMMC 8.   0%  
    Arasan HS400 8位 0% 出错
    UFSHCI21   0%  
    MPHY - 2L 0% 睡眠
    DDR 0 30% 1067
    LPDDR4-32 PHY 4267 33% LPDDR4_4267_32
    DDR 1 30% 1067
    LPDDR4-32 PHY 4267 33% LPDDR4_4267_32
    DDR 2. 30% 1067
    LPDDR4-32 PHY 4267 33% LPDDR4_4267_32
    DDR 3. 30% 1067
    LPDDR4-32 PHY 4267 33% LPDDR4_4267_32
       
    串行器/解串器10G 通用 0% 暂停
    通道0 0% 禁用
    通道1 0% 禁用
    通道2 0% 禁用
    通道3 0% 禁用
    串行器/解串器10G 通用 0% 暂停
    通道0 0% 禁用
    通道1 0% 禁用
    通道2 0% 禁用
    通道3 0% 禁用
    串行器/解串器10G 通用 0% 暂停
    通道0 0% 禁用
    通道1 0% 禁用
    通道2 0% 禁用
    通道3 0% 禁用
    串行器/解串器10G 通用 0% 暂停
    通道0 0% 禁用
    通道1 0% 禁用
    通道2 0% 禁用
    通道3 0% 禁用

    Kevin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这一点很清楚  
    我看到3个 DDR 的估计完成了,如果软件被禁用 2个 DDR 保留 1. 已通电  

    • 只要将 DDR 连接到不同的 PHY、这是可行的、正确吗?
    •  TDA4APE-Q1是否具有用于 DDR 的多个 PHY?
    • 在第2种情况下、禁用 DDR 后、我们可以减去  (30%*1067*2) 从总功率,正确?

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    简化为单个 DDR 具有:

    TJ [C] 漏电功耗[mW] 动态功耗[mW] 总功耗[mW]
    125. 7640. # 9862
    105. 4636. # 6858.
    85. 2729. # 4951.
    50. 1005. # 3227.
    25. 500 # 2722.
    0 255. # 2477
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [报价 userid="491827" url="~/support/processors-group/processors/f/processors-forum/1487775/tda4ape-q1-lowest-possible-power-mode-with-a-ddr/5732503 #5732503"]
    • 只要将 DDR 连接到不同的 PHY、这是可行的、正确吗?
    •  TDA4APE-Q1是否具有用于 DDR 的多个 PHY?
    [报价]

    这些问题呢?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Mohamed

    该器件具有两个 PHY、每个 PHY 都连接至其自己的 DDR 存储器。 您无法从使用1个 DDRSS 即时切换到使用2个 DDRSS、因此如果您计划在此模式下仅使用1个 DDRSS、那么如果您想使用2个 DDRSS、则必须经过完整的 MCU_PORz。

    Kevin