• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 44 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA821U：LPDDR4布局仿真

admin
Guru**** 2393725 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1495709/dra821u-lpddr4-layout-simulation

器件型号：DRA821U

工具与软件：

客户是否获得如下 LP-DDR4布局仿真结果、请参阅 spracn9a Jacinto 7 LPDDR 板和布局指南、 插入损耗可以、但回波损耗不符合要求、是否需要进一步调整？

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这些只是数据信号还是还包括时钟/地址？

    存储器的运行频率是多少？

    对于存在回波损耗问题的信号、您的 TDR/阻抗图是什么样的？  您是否存在明显的阻抗不连续性？

    如应用手册中所述- S-param 检查不是通过/失败、而是帮助识别可能的问题的指南。  通过故障仿真可以看到眼图。