This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1494586/faq-am625-am623-am620-q1-am62ax-am62px-am62d-q1-am62l-am64x-am243x-design-recommendations-custom-board-hardware-design---queries-related-to-ibis-model
工具与软件：
尊敬的 TI 专家：
您对使用 IBIS 模型有何建议？
尊敬的电路板设计人员：
请参阅以下输入。
问题1。 由于与开漏型 I2C 接口相比、这些器件是 LVCMOS IO 缓冲器、因此可以连接到仿真 I2C 接口的器件数量是否有限制。
我们让客户重复使用 SK 6 INA 的电流测量部分、以及连接到仿真 I2C 接口的1..2个 EEPROM 和2个温度传感器。
答案：两个端口的低电平输出电流(IOL)和输出低电压(VOL)参数不同。 我预计这些具有一个或两个负载的端口之间在功能上不会有任何显著差异。 然而、随着负载数量的增加、它们可能会观察到更大的差异。 在问题出现之前、我无法说明可连接的负载数量、因为这取决于所连接器件和 PCB 布局。 我建议他们使用每个器件的 IBIS 模型及其实际的 PCB 提取来执行信号质量仿真、以确认信号电平和信号建立时间不违反任何 I2C 规范。
问题2： 具有1.8VMODE 的 LVCMOS 输出引脚
当驱动为高电平时、输出缓冲器将从相应的 VDD IO 电源轨向外部连接提供电流、 或从外部连接到 VSS 的灌电流(驱动为低电平时)。 信号电压将取决于拉电流或灌电流。 我们在数据表中定义的唯一数据点适用于高达3mA 的电流、其中信号电压将保持小于0.45V 的最大 VOL 值、如所示 只要灌电流小于3mA、并且信号电压就会在拉电流条件下保持大于(VDD - 0.45V)的最小 VOH 值 电流小于3mA。 随着电流减小、输出缓冲器上的内部压降将减小。 典型的 LVCMOS 输入缓冲器只有几 uA 的输入漏电流、需要由输出缓冲器驱动该电流以保持有效的逻辑状态。 外部拉取、内部拉取或外部和内部拉取的组合很可能会产生比所有连接的负载大得多的负载 输入缓冲器。 我们提供了输出缓冲器的 IBIS 模型、可用于确定中未定义的工作条件下的结果信号电压 所述的要求。 您将需要创建表示您的特定实现的仿真环境、并使用每个器件的 IBIS 文件 如果要连接需要逻辑高电平信号的器件、则确定特定系统实现的稳态信号电压 大于(VDD - 0.45V)最小 VOH 值或小于0.45V 最大 VOL 值的逻辑低电平信号电压。
此致、
Sreenivasa
请参阅以下常见问题解答
(+)[常见问题解答]为 AM64x、AM62x、AM62Ax、AM62Px 使用 DDR IBIS 模型-处理器论坛-处理器- TI E2E 支持论坛
IBIS 模型对于 MIPI 信号显示为"NC"。
下面是使用的模型。
能否为具有缓冲器的此接口提供更新模型？
您是否有机会检查 AMI 模型？
下载时的链接显示.exe 文件。
我们需要安装应用才能访问 IBIS-AMI 吗？
我们没有任何现成的用于 MIPI-CSI 0/1接口的 IBIS-AMI 模型..如果有任何可用的模型、请发送给我。
双击.exe 文件应能安装 IBIS-AMI 模型。 这是唯一受支持的选项。
