This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] J721S2XSOMXEVM:tiadsegNet_v2的输出张量大小

Guru**** 2387830 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1486952/j721s2xsomxevm-output-tensor-size-of-tiadsegnet_v2

器件型号:J721S2XSOMXEVM

工具/软件:

大家好、TI 专家。

我正在使用 ti-processor-sdk-rtos-j721s2-evm-10_00_00_05中的 app_tidl_seg 演示应用程序中使用的分段网络来处理自定义 tidl 应用程序。

我正在尝试解析网络的输出张量、发现张量大小与图像大小不同。

网络的输入图像大小为768x384、而输出张量大小似乎为768x463x1。

我认为张量大小将是768x384x1根据下图所示的大小,但它不是。

https://software-dl.ti.com/jacinto7/esd/processor-sdk-rtos-jacinto7/latest/exports/docs/vision_apps/docs/user_guide/group_apps_dl_demos_app_tidl_seg.html

为什么尺寸1 463的张量大小?

此致、

Juhyun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Juhyun、

    您能解释一下您正在使用的模型、以及在哪里得到可能不正确的张量大小?  具体来说、您在查看哪个层?   

    此致、

    Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Chris、

    模型是 tiadsegNet_v2、即 AFAIK、vision_apps seg dl demo 中使用的模型 vision_apps/apps/dl_demos/app_tidl_seg。  
    我指的是模型的输出、即最后一层。

    我不知道模型输出的确切大小、但我猜它与输入的大小相同、因为网络是语义分割。

    因此我认为我检查的大小不正确。 相反、我想知道输出张量的大小、尤其是与输入大小的差异部分。

    应届毕业生、

    Juhyun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Juhyun、

    如果您能给我发送模型、它会有所帮助。  找到输出大小的一种方法是通过上一层的输出确定。  例如、请参见下图:

    输出张量将为1x12x80x80。  通常可以忽略批次1、因此张量为12x80x80。  假设输出是图像、这就是您的图像尺寸。  实际上、图像的输出通常是3x300x300、其中第一个数字是通道数 X 宽度 X 高度。

     Chris