[参考译文] AM6422：u-boot2024.04是否支持启用2个以太网端口？

您好：

首先、您计划启用哪种类型的以太网？ 即 CPSW 或 PRU_ICSSG 以太网？

如果您使用的是 u-boot2024.04、您是否使用 Linux SDK 10.1？ 请告知我们您正在使用的 SDK 版本。

您目前是使用 AM6422或 AM64x EVM 在定制电路板上进行开发吗？

过去、我只需更改 DTS、便可在 AM62x 上启用第二个 CPSW 以太网端口。 这又回到了 uboot2023.04中。 我以前没有尝试过 u-boot2024.04和 AM64x 器件。 最好先更改 U-boot dts、看看是否有问题。

我参考了我为在 AM62x 上启用第二个 CPSW 以太网端口而进行的 DTS 更改、作为您计划在 AM64x 电路板上启用 CPSW 以太网的参考。  

 arch/arm/dts/k3-am62x-sk-common-u-boot.dtsi | 35 +++++++++++++++++++--
 1 file changed, 33 insertions(+), 2 deletions(-)

diff --git a/arch/arm/dts/k3-am62x-sk-common-u-boot.dtsi b/arch/arm/dts/k3-am62x-sk-common-u-boot.dtsi
index 4265b434..0b093edb 100644
--- a/arch/arm/dts/k3-am62x-sk-common-u-boot.dtsi
+++ b/arch/arm/dts/k3-am62x-sk-common-u-boot.dtsi
@@ -146,7 +146,7 @@
 	reg-names = "cpsw_nuss", "mac_efuse";
 	/delete-property/ ranges;
 	/* This is WA because MDIO driver is not DM enabled */
-	pinctrl-0 = <&main_mdio1_pins_default &main_rgmii1_pins_default>;
+	pinctrl-0 = <&main_mdio1_pins_default &main_rgmii1_pins_default &main_rgmii2_pins_default>;
 	bootph-pre-ram;
 
 	cpsw-phy-sel@04044 {
@@ -157,9 +157,40 @@
 };
 
 &cpsw_port2 {
-	status = "disabled";
+	phy-mode = "rgmii-rxid";
+	phy-handle = <&cpsw3g_phy1>;
+	bootph-pre-ram;
 };
 
+&cpsw3g_mdio {
+	cpsw3g_phy1: ethernet-phy@1 {
+		reg = <1>;
+		ti,rx-internal-delay = <DP83867_RGMIIDCTL_2_00_NS>;
+		ti,fifo-depth = <DP83867_PHYCR_FIFO_DEPTH_4_B_NIB>;
+		ti,min-output-impedance;
+	};
+};
+
+&main_pmx0 {
+	main_rgmii2_pins_default: main-rgmii2-pins-default {
+		pinctrl-single,pins = <
+			AM62X_IOPAD(0x184, PIN_INPUT, 0) /* (AE23) RGMII2_RD0 */
+			AM62X_IOPAD(0x188, PIN_INPUT, 0) /* (AB20) RGMII2_RD1 */
+			AM62X_IOPAD(0x18c, PIN_INPUT, 0) /* (AC21) RGMII2_RD2 */
+			AM62X_IOPAD(0x190, PIN_INPUT, 0) /* (AE22) RGMII2_RD3 */
+			AM62X_IOPAD(0x180, PIN_INPUT, 0) /* (AD23) RGMII2_RXC */
+			AM62X_IOPAD(0x17c, PIN_INPUT, 0) /* (AD22) RGMII2_RX_CTL */
+			AM62X_IOPAD(0x16c, PIN_OUTPUT, 0) /* (Y18) RGMII2_TD0 */
+			AM62X_IOPAD(0x170, PIN_OUTPUT, 0) /* (AA18) RGMII2_TD1 */
+			AM62X_IOPAD(0x174, PIN_OUTPUT, 0) /* (AD21) RGMII2_TD2 */
+			AM62X_IOPAD(0x178, PIN_OUTPUT, 0) /* (AC20) RGMII2_TD3 */
+			AM62X_IOPAD(0x168, PIN_OUTPUT, 0) /* (AE21) RGMII2_TXC */
+			AM62X_IOPAD(0x164, PIN_OUTPUT, 0) /* (AA19) RGMII2_TX_CTL */
+		>;
+	};
+};
+
+
 &main_bcdma {
 	bootph-pre-ram;
 	reg = <0x00 0x485c0100 0x00 0x100>,
-- 
2.34.1

-道林

尊敬的 Daolin：

1.我要启用2个 CPSW 以太网端口。 第一个 CPSW 在 u-boot 中运行良好。  

2.我使用 的是 u-boot2024.04、但没有使用  Linux SDK 10.1。  我使用的是 VxWorks7、而不是 Linux。

3.我们目前正在使用 AM6422的定制电路板上进行开发。 我们进一步介绍了 AM64x EVM 板(TMDS64EVM)和 SK-AM64B 的硬件开发

4.指 我已完成 DTS 更改作为流,但第二个 cpsw 不会通过"dm tree"命令信息进行探测。

&cpsw_port2｛
+ bootph-全部；
PHY-MODE ="rgmii-rxid"；
- phy-handle =<&cpsw3g_phy3>；
+ phy-handle =<&cpsw3g_phy1>；
}；

&cpsw3g_mdio｛
@@Ω-662、6 +512、@@μ F
TI、rx-internal-delay = ;
TI、fifo-depth = ;
}；
+
+  
+ cpsw3g_phy1：ethernet-phy@1｛
+ bootph-全部；
+ reg =<1>；
+ ti、rx-internal-delay = ;
+ ti、fifo-depth = ;
+}；
}；

您好：  

Unknown 说：

- phy-handle =<&cpsw3g_phy3>；
+ phy-handle =<&cpsw3g_phy1>；

Unknown 说：

+ cpsw3g_phy1：Ethernet-phy@1｛
+ bootph-全部；
+ reg =<1>；

在您的定制电路板中、第二个 CPSW 端口1或3的以太网 PHY 地址是什么？ 请注意、在 TMDS64EVM 上、如果我记得正确、第二个 CPSW 端口上的 PHY 实际上位于地址3。

您是否能够在 U-Boot 中使用"net list"命令查看第2个 CPSW 端口？

-道林

您是否能够在 U-Boot 中使用"net list"命令查看第2个 CPSW 端口？ "不会的

在我的定制电路板中、第一个 CPSW 端口为1、第二个端口为2。

太好了、非常感谢、我会比较 DTS。 如果我有任何疑问、我会与您联系。