[参考译文] AM623：SDK10.1 eMMC HS200改进

Bin、Tony、

根据信号极性、我想告诉您是在时钟的正边沿或负边沿启动数据。

如果是、则 V1P8_SIGNAL_ENA 确实会影响"极性"。

当设置 V1P8_SIGNAL_ENA 时、我们在时钟上升沿切换到全周期时序或数据启动。

~ Judith

尊敬的 Bin、Judith、

首先、修补程序解决了问题。 为了确定补丁的根本原因和有效事实、客户将补丁拆分为多个部分、发现真正的受影响变化是"SDHCI_CTRL_VDD_180"操作。

我是否可以理解、原始驱动并未 为 eMMC 设置 SDHCI_CTRL_VDD_180、因为它始终在1.8V 下工作、但 SDHCI_CTRL_VDD_180会影响信号电压旁边的数据/时钟极性、并且 TRM 寄存器说明中并未提及、如果是、则需要更新它、然后分享正确的寄存器字段说明。

Unknown 说：

设置 V1P8_SIGNAL_ENA 后、我们会在时钟上升沿切换到全周期时序或数据启动。

我们需要更多详细信息来帮助理解。

#1。 根据 eMMC 协议标准、如果 未设置 SDHCI_CTRL_VDD_180、数据始终在正边沿输出(launch)、默认情况下是否处于负边沿？ 如果是、eMMC 使用旧 SDK 时的时间错误？  

#2. 它 解释了为什么客户总是报告 HS200工作不稳定。 但我的一位客户的电路板使用 SDK8.3并进行了大规模量产、如果时间极性错误、如何评估现场电路板在 HS200中出现故障或不稳定的风险？

#3. 如果我对#1的理解正确、应该能够在设置/未设置 SDHCI_CTRL_VDD_180的情况下观察数据/时钟上极性的变化。 识别此问题时是否有波形记录。

#4. 在 DDR 模式下是指全周期=双边沿吗？ HS200是单边沿模式、 不应相关。

尊敬的 Tony：

如果您在 Paul 离线解释后仍有疑问、请告知我们。

Paul 离线更新：

半周期时序-在该模式下、数据在时钟的负边沿启动并在时钟的下一个正边沿锁存。

全周期时序-数据在时钟的正边沿启动并在时钟的下一个正边沿锁存。

DDR–在该模式下、数据在时钟的每个边沿上启动并锁存在时钟的下一个边沿。

每个器件的相应时序模式如相应的数据表"开关特性"表和相关的时序图中所示。  例如、当您参考旧 SDR 和高速 SDR 模式的开关特性时、AM62x 器件期望主机控制器以半周期时序运行。  参考 HS200模式的开关特性时、您可以看到完整周期时序的示例。

您好、Paul：

客户需要评估现场电路板在错误时序模式下工作的风险、问题如下：

 配置为 HS200半周期时序错误、该时序应为全周期时序。  

#1。 什么是配置错误的 HS200接收模式的建立时间/保持时间要求、客户需要类似于下表200MHz 处 SDR 时序的数据。

#2. 还需要在半时序模式下错误配置 HS200的发送时序数据。