[参考译文] TDA4VH-Q1：TDA4VH PCIEx4带宽

尊敬的 Chen：

我们使用 PCIe SSD 卡测量的数字发布在此处： https://software-dl.ti.com/jacinto7/esd/processor-sdk-linux-j784s4/10_01_00_05/exports/docs/devices/J7_Family/linux/Release_Specific_Performance_Guide．html#PCIe-NVMe－SSD

理论上、每个 PCIe 通道都应能够以1Gb/s 的速度运行、但会有一些来自标头和 DMA 初始化的开销。 我们发现、在我们随 EP 打包的 SDK/RC 示例中、DMA 是瓶颈、因此在 FPGA 案例中也可能发生同样的情况。  

一个了解 DMA 是否是瓶颈的实验是、看看您是否可以向 PCIe 启动多个数据流、而每个数据流都使用不同的 DMA 通道。 如果整体性能翻倍、则最有可能的 DMA 成为瓶颈。

此致、

Takuma

尊敬的 Chen：

我们没有在 SDK 上发布 x4宽度的数字、但我们在内部看到了以下内容：

使用 SDK 10.0 Linux 内核时、以下是使用 DMA 使用 pcitest 实用程序进行 RC 到 EP 数据传输的结果：

另外需要注意的是、TDA4VH/J784S4是否协商到 PCIe 第3代速度和 x4宽度？ 此信息可以从"lspci -vvv"和/或 dmesg 获得。  

此致、

Takuma

尊敬的 Takuma：

为什么"PCIex4和链路速度：8 GT /秒(第3代)"的最大吞吐量是1.2G 字节/ 秒、理论上应该大于3.5 Gb/秒。

 按如下所示记录：

/cfs-file/__key/communityserver-discussions-components-files/791/5481.dmesg.txt

/cfs-file/__key/communityserver-discussions-components-files/791/5481.lspci.txt

谢谢。   

尊敬的 Chen：

PCIe 接口本身每通道可以达到8GT/s。 但是、 数据馈送到 PCIe 控制器的方式通常会导致瓶颈。 例如、排队多个 I/O 请求并执行异步读取/写入可提高读取/写入速度。 名为"FiO"的工具是一个很好的示例基准测试工具、可实现您可以参考的这些工具。

此致、

Takuma

嗨、 Takuma

1. 您是否具有  用作 RC 的 J784S4-EVM 测试结果。

2. 您的测试结果、   用作 RC 或 EP？的 J784S4-EVM 之间是否有任何不同

3.  我们能否在 TDA4VH、上提高 PCIEx4性能至少2.2GB /S。

尊敬的 Chen：  

AM69-SK 是 J784S4的工业等效器件型号、在硬件功能/性能方面、它们是相同的。 因此、我之前发布的性能数据可以解释为 J784S4同时充当 RC 和 EP 的测试结果。

假设瓶颈是软件向 PCIe 控制器馈送数据的方式造成的、您可以使用我在上一篇文章中介绍的方法提高性能。

此致、

Takuma

您好、

  我们的测试 环境 是从 J784S4 EVM 的 DDR 驱动器读取 FPGA 数据、在 J784S4 EVM 板上没有运行软件、我们仅配置 PCIe。

   如 FPGA <==>4VH PCIe 控制器<==>4VH DDR、无软件。  我们想知道什么是 瓶颈 ?  和 硬件设计性能  上限？μ s

尊敬的 Chen：

我从 lspci 日志中看到 PCI_ENDPOINT_TEST 内核模块正在使用中。 J784S4 EVM 上运行的软件来自 pci_endos_test.c、该软件未针对性能/基准测试进行优化、而是针对功能显示进行了更多优化。  

理论上、硬件设计的性能上限为8GT/s。 示例是我与所用示例基准测试软件共享的基准测试编号。

此致、

Takuma  

此致、

Takuma

您好、

我们将   J784S4 EVM 配置 为 RC、 我们没有使用软件来移动数据。  FPGA 读取数据通过 PCIe 驱动器。 请注意 、谢谢。

你分享的例子没有达到速度的理论,你能做一些测试的 PCIe x4使它达到最大速度的理论,非常感谢你。

尊敬的 Chen：

我认为 J784S4的软件存在通信错误或误解。 无论 EP 或 RC 如何、从 J784S4进行软件传输都是必要的。 如果没有运行任何软件、将不会设置条形码、协商链路训练、设置传输等、因此不会发生事务。

我可以在您的日志中看到以下行："内核模块：pci_endpoint_test"。 这 意味着 PCI_ENDPOINT_TEST 内核模块正在使用中。 您可能尝试说、您创建的没有在 J784S4 EVM 上运行的用户软件(对)、但我要说的是、您使用上游 Linux 内核提供的演示软件来测试功能(这就是共享日志所指示的)。

我们尚未发布 J784S4编号、但它们使用的 PHY 和 PCIe 控制器与我们在此处发布的 J7200相同： https://software-dl.ti.com/jacinto7/esd/processor-sdk-linux-j784s4/10_01_00_05/exports/docs/devices/J7_Family/linux/PHY.html#PCIe-NVME-SSD Release_Specific_Performance_Guide。 这里使用 PCIex2实现了1.5Gb/s 的速度,这接近理论值。 使用的基准测试软件是 FiO。

此致、

Takuma