This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6442:如何在 AM64x 上进入 PCIe 合规性测试模式

Guru**** 2373240 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1486766/am6442-how-to-enter-pcie-compliance-test-mode-on-am64x

器件型号:AM6442

工具/软件:

香榭丽舍大街  

如何为 SI 波形测量启用 PCIe 合规性测试模式?  

Br、Rich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Rich Chen:

    假设您的查询特定于硬件。 将您的线程转发给 PCIe-HW 专家。

    您是否正在使用 Linux/RTOS?

    此致

    Ashwani

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ashiwani,  

    Linux 目前正在开发。   

    规模灵活、前提是他们可以在实验室中完成合规性测试以确保其硬件能够通过认证。

    应该会用到 Linux 或 Windows 环境、因为 JTAG 通常不会被保留、所以不推荐通过 CCS 使用 JTAG。  

    Br、Rich  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    通过设置 I_LINK_CTRL_STATUS_2寄存器的"EC"位[4]并启动热复位、端点器件将进入合规模式。   (请参阅 TRM 表12-2082)

    此致、

    James

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    James、  

    此寄存器指示端点进入合规模式。  

    根控制器模式是否也可以通过该方式进行测试?

    Br、Rich  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rich、

    对于根复合体、也是如此、需要端接至合规性负载。 因此、如果通道端接至50 Ω 示波器并设置了 EC 位、则应进行合规性模式传输。    

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    James、  

    我们是否曾经在具有 RC 模式下 PCIe 插槽的 AM64x GP EVM 上尝试过此设置?  

    客户报告添加了端接至50 Ω 的通道、但仍未获得从 AM64x 生成的合规性测试模式。  

    根据我的理解、设置该位会强制 EP 器件进入合规性模式、但 PCIe 总线上没有 EP 器件(插槽)。  

    客户希望测试 RC TX 信号 SI、我们似乎需要不同的方式来启用它。  

    Br、Rich  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们仅使用 Keysight M8041A (高性能 BERT)+ Keysight DSA Infinium 示波器+ Keysight PCIe 合规性测试包的组合设备以及使用裸机代码执行 PCIe 合规性测试

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    James、  

    我与我们的 PCIe 重定时器 FAE 进行了讨论,并了解您测试 RX 的方式,是哪种是 Keysight M8041A (高性能 BERT)向我们的 SOC 发送信号,而 PCIe 控制器将设置为环回模式,以便信号从我们的 SOC 发送到测试设备,即 Keysight 定义范围+ DSA PCIe 合规性测试包。  

    信号正在环回并由 SOC 发送、所以是 TX 信号。  

    裸机代码用于将 SOC PCIe 控制器设置为 RC 和环回模式。  

    此测试可称为"RX"测试、它需要非常昂贵的 BERT 器件、并且我们的大多数客户都没有该设备。  

    此外、客户认为仅测试 TX 就足够了、因为从客户的角度来看、他们需要一种方法来验证 RC 信号完整性的信号输出、因此 TX 模式测试更容易实现、在此测试模式下 、我认为只需要 Keysight DSA 定义范围+ Keysight PCIe 合规性测试包。  

    这也是大多数客户针对 PCIe 合规性测试所做的最理想方式。   

    接下来、我们无法通过设置 I_LINK_CTRL_STATUS_2寄存器的 EC 位[4]进入合规模式以进入合规模式的问题是什么?

    他提到 PCIe RC 和 EP 仅在首次引导并进行协商时才有机会进入合规性测试模式。  

    协商后、RC 或 EP 将进入 L0、除非重新启动、否则永远不会进入合规性测试模式。  

    我想先在 u-boot 中设置这个 EC 位、然后在更改此位后引导 Linux。  

    无法确定这是否有效、因为需要使用测试设备在客户端进行测试。   

     

    我们是否能够使用 Linux PPROP 在实验室中测试 TX 模式? 我想确保此假设是否正确、并且可以在 Linux 下执行合规性 TX 测试模式。   

    Br、Rich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rich、

    在8月的时间范围内、我们将再次执行 PCIe 合规性测试、我同意、如果我们可以获得启用此功能的 Linux 代码、然后客户也可以使用该代码、那将会很好。