This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[FAQ] [参考译文] [常见问题解答] AM62L:阻抗值的 DDR4指南

Guru**** 2364370 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1507805/faq-am62l-ddr4-guidelines-for-impedance-values

器件型号:AM62L

工具/软件:

客户查询:

在我们的设计中、我们使用 DDR4接口。 DDR4指南中提供了这种功能 仅为40欧姆  差分对为80 Ω。 是这样 必须遵循这些阻抗值、或者我们应继续使用50欧姆单端和100欧姆差分

按照的堆叠方式 8层电路板 一方 4mil 布线 宽度 以及我们获得的优势 58 Ω 单端 这就是我们提出这个问题的原因。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好的团队、  

    以下答案假设 客户使用 x1 16位 DDR4存储器。

    那么可以接受更高的阻抗。

    在点对点信令等轻负载信号中、常见的是50至60欧姆单端信号和80至100欧姆差分信号。

    请记住、制造容差可能会使实际阻抗增加或减去10%。

    与更薄的布线相比、使用更宽的布线更容易降低布线阻抗、因为它们有时会因制造而变得太薄。 堆叠中的电介质厚度(与参考平面的距离)是改变阻抗的另一种方法。

    其他输入

    如果有多个 DRAM 并且命令/地址遇到多个负载、则可能需要使用更低的阻抗- 35至45欧姆单端和70至100欧姆差分。

    此致、

    Sreenivasa.