[参考译文] AM6442：HS200合规性测试在时钟上失败

admin

Other Parts Discussed in Thread: AM6442

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1509571/am6442-hs200-compliance-test-failing-on-the-clock

器件型号：AM6442

工具/软件：

尊敬的 e2e 团队：

我希望此消息能帮您找到答案。我们目前正在对我们的 eMMC 产品运行 HS200合规性测试。此测试是使用我们示波器的专用合规性模块(RTO6 K92选项)执行的。

目前我们未能通过时钟的周期测试。根据 JEDEC JESD84-B51标准、最小值必须满足： Tclock >= 5ns .程序如下:采集1000个周期,并在室内湿度和温度下取最小值。

在8次测试(8个1000周期)中、始终有一些测试低于 5ns ( 4.969. NS)。从我能看出、在执行频率分析时反映了这一点、在分析中、您可以看到某种抖动使频率略高于200MHz。

由于 AM64符合 HS200标准、您能向我们分享一份展示测试条件的报告、还能分享您对我们问题的想法吗？

提前感谢。

此致、

4 个月前

0 admin 4 个月前

TI__Guru**** 2353820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

AM64x 器件定义的5ns 最小时钟周期是平均最小周期。由于 PLL 抖动、在200MHz 下运行 CLK 时、一些时钟周期小于5ns、一些时钟周期长于5ns。 PLL 跟踪输入基准时钟的倍数时、会不断调整其输出频率。 PLL 抖动不会对任一器件造成问题、因为当 PLL 输出频率接近每个外设的时序时、设计团队会考虑 PLL 输出频率的最坏情况变化。

连接器件的主要问题是在这些短时钟周期内为数据传输提供了足够的建立/保持时间。这是在时序闭合期间被考虑的、因此您不应该在这些短时钟周期中遇到问题。

有必要降低工作频率、以确保任何单个时钟周期的时钟周期都不会小于5ns。大多数客户不愿意丢失与降低工作频率相关的带宽。

此致、
Paul

0 admin 4 个月前

TI__Guru**** 2353820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

亲爱的飞夫斯：

感谢您抽出时间回答我的问题。我知道当前实施的目的是尽可能提高输出数据速率。

但是、我找不到您所指的"平均最小周期"的任何线索。我三人检查的标准,它不是改进。相反、这里提到频率不应超过200MHz 这一事实。

虽然我理解您的观点(您的实施对我来说是合理的)、并且它不是我们的技术拦截器、但我认为还可以公平地说 AM6442不能满足200MHz 上的 PLL 的100%标准要求。有必要减少这一数额、以确保我们充分满足各项要求。如果您同意这一点、我认为该主题可以关闭。

此致、

0 admin 4 个月前

TI__Guru**** 2353820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我同意、AM64x eMMC 时钟周期可以小于5ns 、一些 eMMC 器件可能会将这视为违反规范。但是、这不太可能导致所连接器件出现任何问题、因为即使 PLL 抖动产生了偶尔的短时钟周期、我们也能提供足够的设置/保持裕度。

此致、
Paul

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM6442：HS200合规性测试在时钟上失败