This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1514258/am623-design-guide-information-for-6-layer-board
工具/软件：
尊敬的专家：
客户想要设计6层电路板。 他能否参考 AM62L EVM 的布局来进行设计？
客户想确认他是否可以参考"TMDS62LEVM-6L-20-12-2023-[1639]"的阻抗值、线宽和线间距设置
谢谢
Daniel
您好 Daniel、
感谢您的查询。
AM62x 和 Am62L 之间的高速外设数量存在差异。
对所需外设的想法、包括 DDR 存储器类型。
此致、
Sreenivasa.
你好 Sreenivasa
我们计划使用6层来设计 PCB。 我看到 AM62L 为 EVB 使用6层、还连接了层堆叠文件"TMDS62LEVM-6L-20-12-2023-[1639]"。 这是否可以用作 AM624布局的参考？
或者、我是否必须遵循文档"sprad06c_DDR 硼设计和布局指南"？
谢谢你。
Unknown 说：我是否必须遵循文档"sprad06c_DDR 硼德设计和布局指南"？
DDRSS IP 是类似的、指导原则也是类似的。
两者的间距均为0.5mm、并且使用了 VCA。
如果您使用类似的外设、则可以遵循 AM62L。
我怀疑我们已经在下面的主题中讨论了其中的一些内容。
(+) AM623：是否有适用于六层 PCB 设计的参考布局文件？ -处理器论坛-处理器- TI E2E 支持论坛
由于"AM62x DDR 布局指南"的阻抗与"TMD62LEVM-6L-20-12-2023-[1639]"的阻抗不同、因此"AM62x DDR 布局指南"是单个40欧姆、差值为80欧姆。 TMD62LEVM-6L-20是单个50欧姆,差值100欧姆。
您是否考虑在设计中使用单个16位 DDR 存储器？
以下常见问题解答可能会有所帮助：
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1507805/faq-am62l-ddr4-guidelines-for-impedance-values?tisearch=e2e-sitesearch&keymatch=AM62L%20DDR4#
