[参考译文] DRA829J：通过直接寄存器访问设置 PCIe REFCLK

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1516596/dra829j-setting-of-pcie-refclk-via-direct-registers-access

工具/软件：

尊敬的 TI-Team、

我在尝试解密 DRA829 TRM (SPRUIL1D)以了解如何在中为 SERDES 转100MHz 正确配置 PCIEi_REFCLK 输出  PCIe 驱动程序实现 (无 TI PDK/Linux/等)。

让我使用以下两个屏幕截图来说明我的问题：

我的理解是：

• 输出基准时钟由 CTRLMMR_PCIE_REFCLKI_CLKSEL 选择、并具有以下选项：
  
  • SERDESi_cmn_REFCLK_DER
  • SERDESj_cmn_refclk_der
  • SERDESI_CMN_REFCLK1
  • SERDESj_CMN_REFCLK1
• 输出缓冲器由 CTRLMMR_ACSPCIEi_CTRL 启用/禁用
• 以某种方式从 p.1中生成的时钟(名称中包含"CMN"和"DER")取决于以下各项选择的输入：
  • CTRLMMR_SERDESi_CLKSEL
  • CTRLMMR_SERDESi_CLK1SEL

现在来回答以下问题：

• 上图中 REFCLK (1)(pic、左侧)与 CMN_REFCLK1_INT / REFCLK1 / CMN_REFCLK1_DER (pic、右侧)之间的相关性是什么？
• 以下设置是否足以将输出 PCIEi_REFCLK 设置为100MHz (MAIN_PLL2_HSDIV4_CLKOUT)：
  • CTRLMMR_SERDESi_CLKSEL = 3
  • CTRLMMR_PCIE_REFCLKI_CLKSEL = 0x102
  • CTRLMMR_ACSPCIEi_CTRL = 0x01000000
• 是否需要在 SerDes2L 寄存器中执行任何特殊设置来正确配置时钟(例如 SERDES_RST：REFCLK_DIG_SEL)？
• 我是否正确地确定了以下相关性：
  • PCIE_REFCLK0 - ACSPCIE0 PAD0
  • PCIe_REFCLK1 - ACSPCIE0 PAD1
  • PCIe_REFCLK2  - ACSPCIE1 PAD0
  • PCIE_REFCLK3  - ACSPCIE1 PAD1

感谢您的帮助、
Dmitry