• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 31 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA821U-Q1：DRA821U-Q1：询问有关适用于 PCIe 和以太网的 DRA821串行器/解串器配置(USXGMII/RGMII)的问题

admin
Guru**** 2328790 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1521419/dra821u-q1-dra821u-q1-inquiry-regarding-dra821-serdes-configuration-for-pcie-and-ethernet-usxgmii-rgmii

器件型号：DRA821U-Q1
主题：DRA821中讨论的其他器件

工具/软件：

尊敬的 DRA821团队

大家好、这是关于 DRA821 SoC 的相关内容。

我计划在 DRA821上配置串行器/解串器通道、如下所示：

  • 通道0和通道1 ：PCIe Gen3 (2通道)

  • 通道2 ：USXGMII (10G)或 HSGMII (2.5G)

  • 通道3 : Rgmi

在此配置中、我想知道是否：

  1. 通道2 (USXGMII)  和  通道3 (RGMII)  两者都可用作  本机以太网接口 。

  2. 可以使用 U SXGMII AS ETH1  和 R 的值 GMII AS eth2  独立运行、两个接口同时运行。

您能否确认此配置是否受支持？

非常感谢您的支持。

此致

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    [引述 userid="646551" url="~/support/processors-group/processors/f/processors-forum/1521419/dra821u-q1-dra821u-q1-inquiry-regarding-dra821-serdes-configuration-for-pcie-and-ethernet-usxgmii-rgmii 通道3 ：rgmi

    RGMII 不需要任何串行器/解串器通道

    [引述 userid="646551" url="~/support/processors-group/processors/f/processors-forum/1521419/dra821u-q1-dra821u-q1-inquiry-regarding-dra821-serdes-configuration-for-pcie-and-ethernet-usxgmii-rgmii 通道2 (USXGMII)  和  通道3 (RGMII)  两者都可用作  本机以太网接口 .

    是、这是可以实现的  

    Unknown 说：
    可以使用 U SXGMII AS ETH1  和 R 的值 GMII AS eth2  独立运行、两个接口同时运行。

    是的、这在 SDK 中的默认仅 MAC 模式下是如此。  

    [引述 userid="646551" url="~/support/processors-group/processors/f/processors-forum/1521419/dra821u-q1-dra821u-q1-inquiry-regarding-dra821-serdes-configuration-for-pcie-and-ethernet-usxgmii-rgmii

    您能否确认此配置是否受支持？

    [/报价]

    我假设您将 Linux 用于这些接口。 接下来需要支持 USXGMII + PCIe 组合。 但是、我们不支持 XAUI (2.5G SGMII)+ PCIe

    此致、
    Tanmay

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的回复 Tanmay

    通道3 : Rgmi

    这是我的错  

    -->我将在主域中使用 RGMII

    我们不支持 XAUI (2.5G SGMII)+ PCIe

    -->我打算使用 HSGMII、而不是 XAUI  

    n`t -> HSGMII + PCIe 分层是不可能的?

    此致

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    Unknown 说：
    我打算使用 HSGMII、而不是 XAUI
     

    HSGMII 与 XAUI 类似、两者都需要具有相同编码的3.125Gbps 串行器/解串器通道。 因此、两者的串行器/解串器配置是相同的。

    此致、
    Tanmay

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    n`t 是否支持 T Ü V S Ü D？ 对吗？

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    这在技术上是可行的、而且可以从 RTOS SDK 中的 PDK CSL 驱动程序中实现。 但 Linux SDK 不提供这种支持。 我将对其提出要求、但要将其包含在标准 SDK 中、需要花费多个季度。

    此致、
    Tanmay

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的

    如果您能在宣布 SDK 发布日期时通知我、我不胜感激

    此致

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    我将在此处随时更新该主题。

    此致、
    Tanmay