This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1514187/am3352-register-to-change-setup-time-of-gpmc_ad-15-0-for-up-edge-of-gpmc_clk-in-general-purpose-memory-controller-gpmc
工具/软件：
您好、
如果器件有这样的寄存器、您能告诉我在以下时序图中更改 F12的寄存器名称吗？
此致、Taki
高崎山
我将把您的问题发送给我们的 GPMC 专家以征求意见。
计时表未出现在问题中。 在输出时钟 GPMC_clk 高电平之前、是否意味着 F12 tsu (DV-clkH)建立时间、输入数据 GPMC_AD[15：0]有效？ 此时序显示在表7-23中。 GPMC 和 NOR 闪存时序要求-同步模式。
更改设置时间的最简单方法是更改时钟 GPMC_CONFIG1_n 寄存器[1：0] GPMCFCLKDIVIDER 的频率可以更改时钟分频器、但需要更改所有其他控制寄存器以使用较慢的时钟。
您可以使用 PD_PER_L3s_gclk 将源时钟从100MHz 更改为 GPMC -请参阅 TRM 7.1.2.2 GPMC 时钟和复位管理。 有时、更改 PLL 会影响时钟对其他外设的影响、因此必须仔细进行检查。 TI 通常不建议更改 PLL、但可能有助于调试一些建立时间问题。
我是否解决了您的问题？
此致、 标记
