This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA821U-Q1:如何禁用 SERDES_REFLCK 内部端接?

Guru**** 2325610 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1523541/dra821u-q1-how-to-disable-serdes_reflck-internal-termination

器件型号:DRA821U-Q1
主题:DRA821中讨论的其他器件

工具/软件:

SERDES_REFCLK 具有40至62.5 Ω 的内部端接、如何将其禁用?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我将循环利用其他资源。  您能否提供有关串行器/解串器 REFCLK 问题的更多信息、以及为何需要更改终止?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Max、

    您应该能够使用 SERDES_RST 寄存器的位27 ( REFCLK_TERM_DIS)禁用基准时钟。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    哪个文档显示了这一点?

    我无法从参考手册中找到它  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否有包含所有寄存器信息的文档?   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您可以参阅下面 SERDES_10G 部分中 J721s2的 TRM:需要根据 DRA821设置调整偏移和基地址。

    https://www.ti.com/product/TDA4VE-Q1

    我查看了 DRA821数据表、仍然需要填充 SERDES 寄存器。 我将在内部联系以填充该元件。