[参考译文] TDA4VEN-Q1：OSPI0_LBCLK 的 PCB 布线

admin

Guru**** 2325560 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TDA4VEN-Q1

工具/软件：

你（们）好

请向我们介绍 “OSPI0_LBCLK"的“的设计策略。

我知道 PHY 模式支持接收数据捕获时钟的四种时钟拓扑。

如果使用 DQS 模式、是否需要设计 LBCLK 图形？

（OSPI0_LBCLK 为 N.C.或上拉/下拉）

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

如果连接的存储器外设支持 DQS 输出、则不需要 LBCLK。如果连接存储器不支持 DQS、则 LBCLK 应连接到 DQS、其布线长度应等于存储器器件长度的两倍（路由到存储器器件，然后返回到 DQS 引脚）。

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的回答。

我们确认连接存储器具有 DS (DQS) 信号。因此、我们将 SoC DQS 信号引脚连接到存储器 DS 引脚。

此时、SoC LBCLK 引脚是否为 N.C.？

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你（们）好 Robert-San、

请回答以下问题。

>此时、SoC LBCLK 针脚是否为 N.C.？

此致、

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

是 — 当支持 DQS 时不使用 LBCLK — 因此它可以是 N.C.

处理器（参考译文帖）(Read Only)