This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PROCESSOR-SDK-J784S4:UBoot R5/A72 SPL 存储器使用情况

Guru**** 2328790 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1526040/processor-sdk-j784s4-uboot-r5-a72-spl-memory-usage

部件号:PROCESSOR-SDK-J784S4

工具/软件:

您好:

我有一些与 UBoot R5 SPL 和 UBoot A72 SPL 的存储器使用情况相关的问题。

在构建 U-Boot R5 SPL 并检查相应的映射文件时、我找到起始地址 0x0000000080800000。 根据技术参考手册、这将是 DDR 存储器范围是否正确?


如果是、您能告诉我在 UBoot R5 SPL 运行之前哪个代码部分正在初始化 DDR 吗?

另外、在 UBoot A72 SPL 的链接器文件中、我在链接器脚本中看到以下定义:

内存{.SRAM : origin = 0x80080000

该地址是否真正位于 SRAM 中? 在参考手册中、我在哪里可以看到这一点?

提前非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Jonas、

    R5 SPL 不会耗尽 DDR。 通过引导加载程序组件初始化 DDR。

    如果是、您能告诉我在 UBoot R5 SPL 运行之前哪个代码部分正在初始化 DDR 吗?

    R5 SPL 本身从 MCU SRAM 加载并执行。 下面是初始 MCU R5F 引导加载程序元件使用的存储器布局。

    当我构建 U-Boot R5 SPL 并检查相应的映射文件时、我找到起始地址 0x0000000080800000。

    这通常是 A72 SPL 加载的地址、ATF 使用跳转到的地址。   请注意、U-Boot 引导加载程序二进制文件通常是与位置无关的可执行文件 (PIE)、因此它取决于您将它们链接到的位置。

    根据技术参考手册、这应该是 DDR 内存范围正确吗?

    没错。

    此致

    Suman

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    你确定这一点吗? 我看到的唯一 PIE 是 ATF BL31、其他一切似乎都不是独立于位置的。

    提前感谢您。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否还可以检查链接器脚本为什么将此地址声明为 SRAM:

    内存{.SRAM : origin = 0x80080000,

    书写方式。

    提前感谢您。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Jonas、

    您是否确定? 我看到的唯一一个 PIE 是 ATF BL31、其他一切似乎都与职位无关。

    U-Boot 链接器命令文件是利用 defconfig 文件中使用的符号定义生成的文件。 图像本身在末尾是原始二进制图像、但这些图像通过一些使用参数的图像格式命令(如 mkimage 等)进行转换。

    这与 ATF 和 OPTEE 所做的事情没有太大的不同。 由于固有的 U-Boot 构建自动化流程、您可能在技术上独立地将其称为伪位置。  

    内存{.SRAM:origin = 0x80080000、

    您正在查看什么文件? 这是 A72 SPL 地址。

    以下是从 11.0 SDK 上的顶级 SDK 构建 U-Boot 时所需的文件:

    R5 SPL: /board-support/ti-u-boot-2025.01 + git/build/r5/spl/u-boot-spl.lds

    A72 SPL: /board-support/ti-u-boot-2025.01 + git/build/a72/spl/u-boot-spl.lds

    SRAM 原始地址来自  CONFIG_SPL_TEXT_BASE 变量。

    $ cd <ti-processor-sdk-linux-adas-j784s4-evm-11_00_00_08>/board-support/ti-u-boot-2025.01+git/configs

    $ git grep -n CONFIG_SPL_TEXT_BASE j784s4*

    j784s4_evm_a72_defconfig:17:CONFIG_SPL_TEXT_BASE=0x80080000

    j784s4_evm_r5_defconfig:24:CONFIG_SPL_TEXT_BASE=0x41c00000

    此致

    Suman