This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1532202/am625-q1-regarding-pcb-pattern-should-customer-consider-the-pin-delay-in-soc-for-emmc-qspi-usb-for-pattern-layout-of-pcb
工具/软件：
尊敬的专家：
对于 PCB 的模式布局、客户是否应该考虑 eMMC/QSPI/USB 的 SoC 引脚延迟？
此致、
ITO
您好、Ito、
感谢您的查询。
对于传播延迟、此处的延迟仅适用于电路板上的外设布线。 无需考虑任何封装级传播延迟。
Sreenivasa.
如果您对 DDRSS 有类似的查询、以下 E2E 可能会有所帮助。
(+) AM623：AM62x 封装内部 DDR4 引脚延迟 — 处理器论坛-处理器 — TI E2E 支持论坛
