请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM3359 工具/软件：
尊敬的 TI 支持团队：
我正在开发基于 AM335x 的定制嵌入式电路板、该电路板专为实时以太网通信而设计。 该电路板配备了 DP83867ERGZ 以太网 PHY、我们的目标是在 100Mbps 全双工通信的速率下实现小于 1 毫秒的以太网延迟。
我们将 TI Processor SDK v05.00.00.0.15 与 Linux 内核 4.14.40 搭配使用。 鉴于我们的应用至关重要、我们将寻求您在以下方面的专家指导：
1.实现<1ms 以太网延迟的步骤
您能否提供我们可以遵循的详细建议或步骤来实现我们的延迟目标？
具体而言、我们在以下方面寻求建议：
a. PHY 级优化 (DP83867ERGZ)：
是否有任何 PHY 寄存器设置或 strap 配置有助于减少发送/接收延迟？
是否有办法禁用深度 FIFO 缓冲或减少 PHY 中的内部延迟？
我们应该启用 RGMII RX/TX 延迟还是配置特定的时钟偏差？
b.我们是需要更改驱动程序代码还是需要更改内核
2.以太网延迟和速度测试程序
我们还想了解建议的测试方法、以便在 AM335x 平台上验证以太网延迟和吞吐量。 具体来说：
有哪些 TI 推荐的工具或实用程序可用于测试两块电路板之间的延时？
您能否在实时上下文中使用 ping 之类的工具来提供过程？
在优化设置中、AM335x CPSW + DP83867 PHY 在 100Mbps 速率下的预期基线延迟是多少？
3、要求提供额外指导
TI 现有是否有任何涵盖 AM335x 平台上的实时或低延迟以太网配置的应用手册、参考设计或技术白皮书？
我们非常感谢您提供的任何支持或方向、因为实现此延迟目标对于我们的项目取得成功至关重要。
提前感谢您的时间和支持。 我期待着您的专家提供建议和参考。
