This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1534400/am62l-pull-up-down-required-on-routed-pins
工具/软件：
TI 建议在每个信号（已路由并且可以悬空）中添加拉电阻器。 我们计划使用 AM62L 打造一个 SoM 模块。 问题是、我们不知道、如果客户将模块的引脚悬空、会连接哪些信号。 向每个引脚添加拉电阻需要大量空间和成本（组装成本）。 提出这项建议的原因是什么、 这是 绝对必要的吗？
您好 Simon、
感谢您的查询。
我复制了检查清单中的以下部分：
并联拉电阻 建议 为连接了布线但未驱动的处理器 IO 添加并联拉电阻配置 建议主动或用于连接到可悬空的所连接器件输入的 IO。 并联拉电阻 极性和拉电阻值取决于特定的外设连接建议和的建议 提高处理器性能和可靠性以及相关接口或接口标准要求。 处理器特定 SK 中使用的拉电阻值可用作起点、定制电路板设计人员可以选择 基于处理器和连接器件或特定的建议的适当拉电阻值 设计要求。 当布线连接到处理器 IO 焊盘且未主动驱动 IO（悬空）时、a. 建议并联拉电阻。 在复位期间和复位后、处理器 IO 缓冲器关闭、IO 处于高电平 阻抗状态、实际上相当于可以拾取噪声的天线。 如果没有任何并联拉电阻、则为 IO 处于高阻抗状态。 高阻抗使得噪声可以轻松地将能量耦合到悬空信号布线上 并产生可能超出 IO 建议工作条件的电位。 电势会产生一个 IO 上的电过应力 (EOS)。 处理器内部的静电放电 (ESD) 保护电路 设计用于在处理过程中、仅在将器件安装到 PCB 上之前保护器件免受 ESD 影响。
在 SOM 电路板上放置拉电阻是不可行的
1.请建议客户终止任何未使用的 IO
从任何可能导致 IO 拾取噪声的高速信号路由未端接 IO
对于路由到连接器的 IO、请确保 IO 采用默认的 PADCONFIG 配置（（Tx 和 Rx 缓冲器关闭）
此致、
Sreenivasa.
我在电子邮件中看到另一个问题：
I2C 串联电阻器：
您写入： I2C0_、I2C1_请注意 I2C 例外情况。 添加串联电阻以控制下降时间
问题： TI 参考设计中没有串联电阻。 那么何时需要串联电阻、何时不需要串联电阻？
I2C0 和 I2C1 是仿真开漏输出型缓冲器 I2C 接口。
请通读 SOC 数据表中的例外情况。
串联电阻配置用于控制下降时间、每当 IO 配置为 I2C 时、建议采用该配置。 建议使用最短残桩连接拉电阻。
这可能会影响下降时间更短的所连接器件。
