This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6412:QSPI 时序规格

Guru**** 2420880 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1541717/am6412-qspi-timing-specification

器件型号:AM6412


工具/软件:

Champ、  

AM64x 是否有 QSPI 时序规格?

在数据手册中、只有 McSPI 和 OSPI 时序规范、而 QSPI 没有时序规范。  

Br、Rich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rich、

    OSPI 时序要求对 QSPI 芯片也有效。 具体而言、OSPI0 控制器支持 OSPI 和 QSPI 存储器。

    您可以在 OSPI 部分中看到、数据引脚的数量用变量“i"表示“表示、有时还提到 QSPI:

    我同意可能需要调整章节标题。

    此致、

    Stan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Stan、  

    感谢您的说明、我们实际上尝试使用 OSPI 规格来检查和获取 SDR 模式规格。  

    这里的关注点是 QSPI 引导期间 ROM 代码中的参数设置。  

    我们没有 M 和 N 以及 R 值的设置、因此不确定预期的时序范围。  

    可以在 QSPI 引导期间进行设置吗? 复位后、这些值默认值是否在寄存器中?  

    Br、Rich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    丰富、

    ROM 使用失效防护时序设置、因此涵盖了市场上的大多数存储器/接口。 因此、我认为 M 和 N ROM 代码设置不应该是问题。

    以下是需要满足的其他重要条件 (TRM 部分 4.4.1.3 QSPI 引导 ):

    QSPI 引导模式仅支持 1S-1S-4S 模式(位宽=1 或 4,单数据速率)。 命令
    和发出的地址分别为 8 位和 24 位。 为 QSPI 发出的读取命令为 0x6b
    后跟 0 个地址、8 个虚拟周期。 支持的工作频率为 50MHz。

    此致、

    Stan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Stan、  

    感谢您提供的信息。  

    您是否意味着 ROM 代码将调整 重试的时钟速率和时间?  

    现场的问题点是终端客户希望确保 QSPI 引导时序满足 SOC 的规格。  

    因此、他们需要测量波形并检查时序是否处于所需的时间间隔内、以便能够确认信号完整性正常。  

    对于 ODM、它们需要精确的时序范围(最大值或最小值)并与其实际测量的波形进行比较。  

    如果没有 M、N 和 R、我们不知道要遵循的正确时序范围。  

    或者、如果团队可以提供 O10 和 O11 的最小值和最大值(以 ns 为单位)。  

    在这种情况下、ODM 可以获得检查波形的标准。  

     

    Br、Rich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    丰富、

    我将在内部进行检查、并在收到反馈后立即回来。

    此致、

    Stan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Stan、

    我们可以对此进行更新吗?

    Br、Rich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rich、

    我还在等待 ROM 团队的回复。

    此致、

    Stan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Rich、我得到了答复:

    ROM 代码使用 TAP 模式@ 50MHz、而非 PHY 模式。

    在 ROM 中、DEV_DELAY_REG 设置为 0x0。


    实际用于 TAP 模式的是 RD_DATA_CAPTURE_REG DELAY_FLD 位[4:1]。 我们 (ROM) 扫描所有可能的值以找到最佳设置。

    因此、对于 ROM、DEV_DELAY_REG 无关紧要。


    启动后、在其更高级别的 s/w 中、如果他们需要/想要启用 PHY 模式以提高吞吐量、则需要设置我想象的这些。

    此致、

    Stan