This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[FAQ] [参考译文] 【常见问题解答】AM623:MMC0 HS200 压摆率

Guru**** 2430620 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1453157/faq-am623-mmc0-hs200-slew-rate

器件型号:AM623


工具/软件:

#1。 未在数据表时序部分找到 MMC0 HS200 压摆率数据、因此第 7.8.6 节 LVCMOS 电气特性数据适用?

#2. 最小值:18f 或 1.8E+6、两个值差别很大、对于 HS200、18f = 18x 200MHz、1.8E + 6 = 1.8M、这是适用于 HS200 的正确值?

#3. 在定制电路板上、使用 eMMC 读取数据的压摆率关于 1V/ns、请参阅下图、对于上升沿和下降沿压摆率、P5 和 P6 是可以接受的、 AM62x 在 HS200 下是否可以接受?

#4. 如何指定压摆率要求? 如果压摆率较低的信号会产生什么影响?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1) 我们仅为具有特定或固定输入时序要求的模式定义输入压摆率。 对于 HS200 读取数据路径、时钟输出与数据采集时间的关系不是固定的 、因为此模式需要数据训练。 数据训练算法使用已知数据模式来选择以数据有效窗口为中心的数据采集时间。 由于调优会在整个位时间内搜索以查找 数据有效窗口的中心、因此没有特定的输入转换要求。 但是、数据有效窗口的宽度是输入转换的函数。 信号转换需要足够快、以便为数据训练算法提供合理的数据有效窗口。

    2) 限制 施加信号在 VIHSS 和 VILSS 之间的电压区域内所花费的时间非常重要。 为确保输入缓冲器的长期可靠性、需要设置最小输入压摆率限值。  

     1.8e+6V/s(在 1.8V 下运行时为 1000ns)的最小压摆率与切换频率不成函数关系、表示可施加到 AM62x 输入缓冲器的最慢信号。 18fV/s 的最小压摆率(在 1.8V 下且 200MHz 切换时为 0.5ns) 是)是切换频率的函数、表示特定工作频率允许的最小压摆率。 18fV/s 的限制是这两个限制中较严格的一个、因此 这是 确保器件长期可靠性的要求。 在某些情况下、 特定外设可能对确保时序有更严格的要求。  

    3)    使用此信号转换时、我预计读取数据不会出现 HS200 时序问题、但它似乎违反了 18fV/s 要求。  

    4) 输入压摆率会影响器件的长期可靠性和输入时序。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul:

    谢谢、根据客户的反馈、我再次阅读上面的内容、尤其是第 2 位。 我把它分开,以便更好地理解我。

    #1。 1.8E+6V/s 是 可施加到 AM62x 输入缓冲器的最慢信号

    [TT] 1.8E+6V/s = 1.8V/1000ns

    #2. 18fV/s(在 1.8V 下使用 200MHz 切换操作时为 0.5ns) 是)是切换频率的函数、表示特定工作频率允许的最小压摆率

    [TT] 3.6V/ns

    因此、 这是 确保器件长期可靠性的要求

    #3.  为了确保长期可靠性、需要哪一个?

      3.6V/ns 很难满足。 即使 HS400 eMMC 器件也只需要压摆率 1.125V/ns。  

    AM62-SK 电路板是否满足要求?

    输入压摆率会影响器件的长期可靠性和输入时序。

    #4. 客户希望它如何影响长期可靠性、因为他们无法满足要求、即电路板上的 SR = 0.92V/ns、需要指南来量化影响并评估风险?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    让我回顾一下我们是如何得出数据表中的频率相关限值、以确保没有出现误差。

    我们假设限制目前是正确的。

    正如我在上一次答复中所提到的、 18fV/s 的限制在这种情况下会变得更具限制性。 请参阅与输入压摆率参数 SRI 相关的注释 5。 注释通过表述“选择产生最大值的最小值参数“、定义了适用的值。

      当信号切换速率小于 100kHz 时、1.8E+6V/s 的非频率相关限制成为较大的值。  

      当信号切换速率 大于 100kHz 时、18fV/s 的频率相关限制会成为较大的值。

    我们基本上需要限制 输入缓冲器暴露在 1/2 Vs 电势下的时间。 该问题与当信号通过 1/2 Vs 区域时、击穿电流从 VDD 通过输入缓冲器流向 VSS 引起的输入缓冲器中的电迁移有关。 压摆率限值可确保器件在产品生命周期内不会暴露在这种情况下的时间过长。

    违反该限值的相关风险是  输入缓冲器可能在器件 POH 限制之前发生故障。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul:

    现在已了解该理论、它会降低 POH、但可能不会影响功能。  

    但板载 SR 要求很难达到、因此客户想要评估当 SR = 0.92V/ns VS 3.6V/S 时、可在 100K 小时 POH、10%、20%、50%下工作的时间会缩短多长时间?

    如果 AM62-SK eMMC 信号满足要求、我们可以说客户应优化其布局。  

    我知道有许多因素会影响 POH 的总体效果、但如何反馈这个问题?   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我需要安排 IO 设计人员 和我们的可靠性团队开会讨论这个主题。 我可能需要几天时间才能获得任何其他信息。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul:

    有反馈吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们进行了一些额外的可靠性分析、并确定  18fV/s 的公式在更高频率切换速率下比必要的更激进。 我们确定、  对于以接近 200MHz 的速率切换的外设信号、HS400 模式的 eMMC 标准中定义的 1.125V/ns 压摆率是可以接受的。  数据表中的公式很可能会发生更改、或者添加了其他公式以反映较高频率切换速率的弛豫、而对于较低频率的切换速率、当前公式可能保持不变。 我们仍在讨论如何  在数据表中显示更新后的压摆率要求。

    客户 应尝试减少 PCB 负载、以便连接的 eMMC 器件能够实现 1.125V/ns 的输入压摆率。  

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul:

    由于数据线信号开关速率与每个周期切换的 eMMC_CLK 不同、因此从 IO POH 的角度来看、可以将数据线压摆率降低到 eMMC_CLK 以上? 如果 eMMC_CLK 压摆率需要 1.125V/ns 、如果假设 eMMC 数据线开关速率为 50%、eMMC 数据线是否可以接受 eMMC_CLK 压摆率的 50%?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    可靠性分析是在最坏工作条件下进行的、在这种条件下、CLK 在器件的使用寿命期间不断切换。 我认为我们没有表示数据信号切换速率降低的可靠性数据。 很难找到执行此分析的资源、并且可能需要很长时间才能获得结果。 因此、我无法评论是否有 答案回答这个问题。 我需要与 IO 设计人员讨论这个主题。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我应该会问、 它们如何能够提高 CLK 上的压摆率?

    我本希望    DAT/CMD 信号上也能看到 PCB 电路板布局布线方面的改进、从而在 CLK 上实现更好的压摆率。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    CLK 上没有串联电阻器、因此上升沿非常尖锐、可以满足压摆率要求。

    如果将 DAT/CMD 上的 22/33 Ω 串联电阻器替换为 0 Ω、则压摆率也可以满足要求、但某些电路板可能会触发 IO/CRC/CQE 错误、使用 22/33 Ω 电阻器可以消除测试结果中的误差、但无法满足压摆率。  

    客户表示其他竞争对手的器件没有如此严格的压摆率要求。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们只关心施加到已启用的 AM62x 输入缓冲器的信号压摆率。

    只要 CLK 信号使用相应的 RXACTIVE 位关闭相关的输入缓冲器、压摆率就不是问题。 与 DAT/CMD 信号关联的 IO 将无法做到这一点、因为它们是双向的。  当 AM62x 驱动 DAT/CMD 时、外部串联电阻器应在一定程度上与负载提供隔离、从而使信号在 AM62x 引脚上具有更快的压摆率。 我们只关注 AM62x 引脚上的信号压摆率、因为这是 为 AM62x 输入缓冲器供电的原因。  当附加器件驱动 DAT/CMD 时、外部串联电阻器不应对 AM62x 引脚的信号压摆率产生重大影响。

    它们需要测量 AM62x 引脚的信号压摆率。  它们在哪里测量信号压摆率?

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我们只关心应用于已启用的 AM62x 输入缓冲器的信号压摆率。

    噢、AM62x eMMC_CLK 没有被提到像 AM335x 一样用作重定时输入。 我假设 它们是相似的。

    它们在哪里测量信号压摆率?

    尽可能靠近 AM62x 侧。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    AM62x 中的 eMMC 时钟不会环回以进行重定时。 AM335x 没有可用于优化时序的内部延迟线路、因此 在焊盘上环回时钟、以帮助补偿 在与读取操作相关的往返时间中插入的一些延迟。 如果没有内部延迟线、AM62x 支持的更快数据传输速率将无法关闭时序。 一旦具有内部延迟线、就无需环回时钟来补偿外部延迟。

    当您说他们测量的 是接近 AM62x 的压摆率时、他们在实际器件引脚上进行探测。  否则、 测得的压摆率将与 AM62x 输入缓冲器看到的压摆率不同。 例如、如果他们探测到距离 AM62x 引脚 0.3 英寸的信号、则测得的压摆率将在压摆率测量中包含 100ps 的 1/2 Vs 阶跃。  当您靠近 AM62x 引脚 探头时、1/2 Vs 阶跃会变短、而当您从 AM62x 引脚进一步探头时、1/2 Vs 阶跃会变长。 只有在探测 AM62x 引脚上的信号时、压摆率测量才准确。

    您提到的竞争器件没有 类似的压摆率要求。 如果 在电路几何形状较大的不太先进的工艺节点中实施这些器件、则可能会出现这种情况。 竞争对手也可能不理解与输入速度在中位供应区域过长相关的风险。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    当您靠近 AM62x 引脚探头时、1/2 Vs 阶跃会变短、而 当您从 AM62x 引脚进一步探头时、1/2 Vs 阶跃会变长。

    对于处于输出状态的引脚、结论是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    在最坏情况下的运行条件下执行了可靠性分析、其中 CLK 在器件的整个生命周期内不断切换。 我认为我们没有表示数据信号切换速率降低的可靠性数据。 很难找到执行此分析的资源、并且可能需要很长时间才能获得结果。 因此、我无法评论是否有 答案回答这个问题。 我需要与 IO 设计人员讨论此主题。

    由于可靠性分析基于最坏情况、IO 缓冲器磨损是累积结果、因此我们可以在实际情况下推断出、降低压摆率是可以接受的、等待您的讨论结论。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1/2 Vs 阶跃 将等于输出缓冲器处 PCB 布线延迟的 2 倍。   连接到 PCB 信号布线远端的输入缓冲器处的 1/2 Vs 阶跃将等于零。 当将探头从源极移动到 PCB 信号布线末端时、1/2 Vs 阶跃从 PCB 布线延迟的 2 倍降至零。  1/2 Vs 阶跃 在信号传播经过探头到 PCB 布线末端并返回探头所需的时间内持续存在。   PCB 信号 布线的平均传播速度约为 167ps/inch。 在上一个示例中、从 AM62x 引脚探测 0.3 英寸、需要信号 0.3x167ps = 50ps 穿过探头到达 PCB 信号布线的末端、然后信号返回探头需要另外 0.3x167ps = 50ps。 此步骤将在 任何上升/下降测量中增加 100ps、这可能会对测得的压摆率产生重大影响。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    存在多种可靠性问题。 一个是老化、它会导致通过内部电路的传播延迟随着时间的推移而降低。 CLK 输出路径和 DAT/CMD 输出路径可能不会以相同的速率传输、这意味着一个信号会随着时间的推移而相对于另一个信号变慢。 时序闭合团队可能已经考虑了与不同切换速率相关的延迟降级、它们基于对 我们建议的 最小输入压摆率的时序影响。  随着时间的推移、违反该建议可能会导致时间冲突。

    分析违反建议最小输入压摆率的所有问题会非常困难。 客户需要努力满足 我们的输入 压摆率要求。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    客户表示其他竞争对手的器件 即使先进的流程也没有如此严格的要求、因此我们不知道 TI 或竞争对手的理解是否正确、我猜大家都使用类似的方法进行评估 、但可能有些因素不会被考虑、如果时序结束团队在实际用例中确认、或使用 100%负载来获取数据表参数、这也是 用户自行评估的参考。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    AM62x 中的 eMMC 时钟未环回以进行重定时

    在 SDK DTS 配置中、所有 eMMC/MMC 引脚都配置为输入、包括 MMC_CLK。 是不是错了?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我不知道“PIN 输入“ 对相应的 PADCONFIG 寄存器有什么作用。

    该引脚必须作为输出运行、MMC0 端口才能按预期运行。

    可以对 PADCONFIG 寄存器进行配置、使 与 MMC0_CLK 引脚关联的 IO 单元同时作为输出和输入运行。 在我看来、没有必要将 MMC0_CLK 引脚配置为作为输入运行。 但是、这样做不会导致任何问题、因为 MMC0_CLK 信号  由同一引脚的输出缓冲器驱动。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    输入模式是否会磨损 eMMC_CLK IO?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、但我认为此应用无关紧要、因为输入不会用于 eMMC0。

    如果 应用从外部将该引脚多路复用到其他器件、则可能会出现问题、这样该 引脚 有时会作为 MMC0_CLK 运行  、其他信号功能之一运行。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul:

    [引用 userid=“35634" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1453157/faq-am623-mmc0-hs200-slew-rate/5807771 #5807771“]由于违反建议的最小输入压摆率、因此很难分析所有问题。 客户需要努力满足 我们的输入 压摆率要求。

    对于客户来说、这也是非常困难的。

    因为 eMMC 稳定性问题有多个因素。 如果没有在信号上放置 22 Ω 电阻器、eMMC HS200 可能会报告 IO/CRC/CQE 错误、SDK 勘误表还记录了其他客户的问题、似乎 BU 不知道该问题。

    客户发现添加电阻器可以消除误差 、但需要业务部门/您帮助分析它受影响的原因。  

    但这会降低压摆率、客户很难确定解决问题的最终解决方案。

    从硬件方面来看、需要帮助您与 IO 设计人员讨论如何评估与 IO 可靠性相关的压摆率。

    #1。 eMMC IO 压摆率数据是如何得出的? 如果它基于最坏的情况、最坏的情况是什么?

    #2. 应该有一些工具或公式来帮助根据压摆率快速计算 eMMC IO 寿命。 如果需要温度、它在医院 25°C 左右的室温下工作、因为这是患者监护仪应用。  

    在产品等待 RTM 时需要快速反馈。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我联系了我们的 IO 设计人员、向他询问一些问题、但他的任何回复都可能会延迟。 他离开办公室 直到 7 月 10 日。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    跟进离线请求:

    最坏情况工作条件 95°C

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您之前说过、所讨论的产品绝不会在低于 25°C 的环境中使用、现在您 说 AM62x 器件的结温绝不会高于 95°C。 根据这些注释、您基本上是说此产品中所用 AM62x 器件的结温将始终大于 25°C 且小于 95° 。 请确认这是您的意思、因此 IO 设计人员可以 根据这些工作条件限制分析。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    与客户确认、最坏的工作条件可能为:25C<Tj<95C

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、我请我们的 IO 设计人员在工作温度降低的情况下进行分析、看看最小输入压摆率是否可以针对您的工作条件而放宽。 如上所述、他在 7 月初之前就已离职。 因此、可能需要一段时间才能得到答案。  如果我们在他返回前听到他的话,我会告诉你。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据应用手册: https://www.ti.com/lit/an/sprabx4b/sprabx4b.pdf

    压摆率因子属于哪一个?

    针对设计的出色器件磨损机制的稳健性包括:

    •栅极氧化层完整性 (GOI)

    •电迁移 (EM)

    •时间相关的电击穿 (TDDB)

    此文档分析了有关温度的更多信息、如果 IO 压摆率与寿命曲线有所帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    IO 设计人员已经完成了 对客户  在降低温度范围内的 0.92V/ns 信号压摆率的分析、并确定此运行条件没有问题。

    在我们对长期可靠性的分析中、需要考虑多种因素。 您参考的应用手册主要讨论了 EM 的影响、但还需要考虑应用手册中未提及的其他注意事项。 由于过多的注意事项相互叠加、因此无法以压摆率的函数形式显示对长期可靠性的影响。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul:

    感谢您的帮助。

    客户还有另一款使用 22 欧姆串联电阻器的产品、压摆率为 0.8V/ns、再次寻求帮助、工作条件相同 25-95C。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    0.8V/ns 不会引起长期可靠性问题、但这种慢速压摆会减小数据有效窗口。 缩减的数据有效窗口在 HS200 上可能会出现问题、因为这种慢速压摆率占用 一半的位时间。 它们可能需要增加其 PCB 布线宽度以减少 信号路径中的高频衰减、这会降低信号压摆率并侵蚀数据有效窗口。 较宽的 PCB 布线将具有更好的高频性能、但它们需要增加电介质间距以保持 50 欧姆的特性阻抗。

    您还需要记住、较慢的压摆率会导致通过接收器输入缓冲器的传播延迟变慢。 您 无法 通过接收器的输入缓冲器插入额外的延迟、这会随着信号压摆率的增加而增加。 输入缓冲器的传播延迟并不恒定。 它是信号压摆率和信号振幅的函数。 因此、降低压摆率和减小振幅也会增加接收器内部的延迟。 它们需要通过创建损耗更低的 PCB 布线来 更大限度地减小高频衰减、从而提高压摆率。

    此致、
    Paul