请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM6442Thread 中讨论的其他器件： DP83869HM
工具/软件：
您好、
我们 使用 AM6442BSFGHAALV 处理器和 DP83869HMRGZT PHY 对在 25MHz 运行的 RGMII 接口执行信号完整性 (SI) 分析。 我们遵循了 Vmax、Vmin 和上升/下降时间的某些范围、我在下表中对此进行了总结。 
我有几个问题：
1.您能否确认我们使用的 Vmax、Vmin 和上升/下降时间范围（如表中所示）是否适用于此设置？
2.我们在仿真中分别处理 TX 信号（由 AM6442 处理器驱动）和 RX 信号（由 DP83869HM PHY 驱动）。
➤由于处理器和 PHY 驱动器的输出特性不同、我们是否应该考虑采用不同的上升/下降时间值？
Δ t➤、那么对于每个上升/下降时间、我们应该使用什么建议值或典型值？
3.对于 RGMII、 通常参考 0.75ns 的典型上升/下降时间。 该值是否仅适用于 125MHz 操作？
由于我们在 25MHz 下运行 、因此允许更长的上升/下降时间（例如 5×0.75ns = 3.75ns）是否可以接受 ？
这种缩放方法是否有效、或者 无论接口速度如何、我们的目标仍然是 0.75ns？
此致、
Fhamitha M
