This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM62P-Q1:AM62P54 和 LPDDR4 之间的连接

Guru**** 2430620 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1536723/am62p-q1-the-connection-between-am62p54-and-lpddr4

器件型号:AM62P-Q1


工具/软件:

您好:

有关 LPDDR4 接口设计的一个问题、如下所示、为什么要将 DDR0_DMx 与 DDR0_DQx 信号交换? 它会影响 SW 侧吗? 谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这主要是由于布局原因、信号进行布线以避免信号交叉、并实现更一致的布线以实现更好的信号完整性。  是的、您需要介绍“DDR 寄存器配置“工具中  的位交换:布局配置部分中的 dev.ti.com/.../  有关更多信息、请参阅工具中的自述文件链接。

    此致、

    James

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    如下图所示、为什么 RESET_n 引脚的块中没有下拉电阻器?

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    如下所示为 MT53E2G32D4DE 器件的 EVM 板原理图、根据我的理解 、这是一款双芯片、双通道和单列器件、 因此不应使用 CS1_A/B 和 CKE1_A/B 引脚、对吗? 为什么仍将这些信号连接到 SoC 端? 我们可以不对吗?

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     MT53E2G32D4DE 是一款四芯片、双列、双通道器件。  (64GB)、因此应连接所有 CS 和 CKE 信号。

    此致、

    James

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好  

    请帮助查看此问题、谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    漏掉了电阻器、请遵循注释

    James