[参考译文] AM4372：上拉/下拉电阻器

您好、Goto：

感谢您的查询。

数据表参考

直流电气特性（续）

所有其他 LVCMOS 引脚 (VDDSHVx = 1.8V；x=1–11)

所有其他 LVCMOS 引脚 (VDDSHVx = 3.3V；x=1–11)

客户需要考虑与所有连接到信号的器件相关的最坏情况综合漏电流、以了解在未主动驱动至高或低逻辑电平时、需要多大的外部拉电阻值、以确保产生的电位保持在有效的高或低逻辑电平。  它们需要小心、不要使用电阻值太低的电阻器、从而导致驱动信号的输出缓冲器无法实现有效逻辑状态。  它们可能还需要考虑可能在信号上产生电位的噪声源、并确保施加适当的外部拉动、以便在暴露于噪声源时能够保持有效的逻辑电平。  

此致、

Sreenivasa.

您好、Goto：

以下提示可用作参考：

https://www.ti.com/lit/ds/symlink/omap-l138.pdf

4.3 上拉/下拉电阻

选择外部上拉/下拉电阻的提示：
•考虑可能流经上拉或下拉电阻器的总电流大小。 确保
从而包含连接到网络的所有器件的漏电流、以及任何内部上拉或
下拉电阻器。
•确定净值的目标值。 对于下拉电阻器、这应低于的最低 VIL 电平
所有输入均连接到网络。 对于上拉电阻器、这应高于所有的最高 VIH 电平
低频输入。 一个合理的选择是为的逻辑系列设定 VOL 或 VOH 电平
根据定义、限制器件与 VIL 和 VIH 电平具有裕度。
•选择具有尽可能最大值的上拉/下拉电阻器；但这仍然可以确保网络
当网络上所有器件的最大电流流经时、将达到目标拉取值
即、电阻器。 要考虑的电流包括漏电流以及任何其他内部和
网络上的外部上拉/下拉电阻。
•对于双向网络、还需要考虑另一个因素来设置电阻的下限
电阻器的电阻值。 验证电阻是否足够小、从而具有最弱的输出缓冲器
可以将网驱动到相反的逻辑电平（包括裕度）。
•选择电阻值时、务必包含容差。
•对于上拉电阻、还要记住在 IO 电源轨上包含容差。
•对于大多数系统、在满足上述要求的同时、可以使用 1-kΩ 电阻器来对抗 IPU/IPD
标准。 用户应确认此电阻值对于其特定应用而言是正确的。
•对于大多数系统、可使用 20-kΩ 电阻器来补充引导和上的 IPU/IPD
配置引脚、同时满足上述标准。 用户应确认该电阻值正确
特定应用定制 C2000 MCU。
•有关输入电流 (II
) 和低电平/高电平输入电压 (VIL 和 VIH)
有关此器件、请参阅第 5.3 节“建议运行条件“。
•有关所有器件引脚的内部上拉/下拉电阻器、请参阅外设/系统特定端子
功能表中找到。

此致、

Sreenivasa.