This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352:DDR3 复位信号上存在上拉电阻器的风险

Guru**** 2438280 points
Other Parts Discussed in Thread: AM3352

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1547701/am3352-risk-for-pull-up-resistor-on-ddr3-reset-signal

器件型号:AM3352


工具/软件:

我需要 TI 硬件团队告诉我、是否存在在 AM3352 DDR3 芯片的 RESET 引脚上添加一个 10K Ω 上拉电阻器的风险、以及是否可能导致器件无法上电? 在我的设计中、我在此信号上添加了一个上拉电阻器、但 ISSI FAE 请求移除该电阻器并添加一个 4.7k Ω 的下拉电阻器。
我想知道我的设计是否存在任何相关风险、例如 DDR 初始化失败或无法启动的可能性?

此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、从技术上讲、应该有一个下拉电阻器、用于在功率斜升期间将复位信号保持在低电平。  在实践中、我在上电期间从未看到问题、因为最终、DDR 控制器会将复位信号驱动至低电平、以生成存储器预期的正确上电序列。  这将是 DDR 驱动程序执行的初始化序列的一部分。

    此致、

    James