请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DRA821U-Q1《主题： SN74LVC1G11》中讨论的其他器件
工具/软件：
尊敬的团队：
我的客户已 在其系统板上使用 DRA821U4T5BALMQ1 进行了评估。
当他们检查 MCU_PORz 的压摆率时、它不符合 DRA821U-Q1 数据表中的压摆率系统时序条件。
压摆率的系统时序条件为 0.5V/ns 至 2V/ns、这意味着 0.9ns/1.8V 至 3.6ns/1.8V。
其电路板上的测量结果是 0.47V/ns、意味着大约为 3.8ns/1.8V
在其系统板中、 SN74LVC1G11DCKR (Vcc=1.8V) 输出驱动 DRA821U-Q1 的 MCU_PORz 引脚。
我们没有任何具有比 SN74LVC1G11 更高驱动能力 (Vcc=1.8V) 的单路 3 输入正与门
对于 J7X 通用处理器板、他们测得的压摆率为 4.58ns/1.8V、0.4V/ns。
Q1： 数据表中定义的压摆率是上升时间的 10%到 90%吗？
Q2：如果压摆率短于 0.5V/ns 且长于数据表的 3.6ns/1.8V、DRA821U-Q1 将会发生什么情况？
此致、
二宫幸史
