This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PROCESSOR-SDK-J722S:Uboot 11.0 中的 j722s 时钟速度

Guru**** 2451970 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1543765/processor-sdk-j722s-j722s-clock-speed-in-uboot-11-0

器件型号:PROCESSOR-SDK-J722S


工具/软件:

您好团队

关于比较 J722s 的 Uboot 日志以及比较 Uboot 11.0、10.1 和 9.0

我们观察到、在早期的 Uboot 中、核心速度报告为 1250、在 11.0 中报告为 1400。

我们希望确认 11.0 Uboot 中的时钟速度已更改。

U-Boot 版本比较

9.0 U-Boot SPL 2023.04-ti-gf9b966c67473 (2024 年 3 月 19 日 — 20:31:40 +0000)
SYSFW ABI:3.1(固件版本 0x0009 '9.0.6--w2023.01-j722s (Kool Koa)

10.1 U-Boot SPL 2024.04-ti-ga970f6e51043 (2024 年 11 月 13 日 — 14:26:23 +0000)
SYSFW ABI:4.0(固件版本 0x000a '10.1.6--v10.01.06 (Fiery Fox)')

 
11.0:U-Boot SPL 2025.01-00410-g70667128cb5b (2025 年 4 月 04 日 — 18:20:14 +0000)
SYSFW ABI:4.0(固件版本 0x000b “11.0.9--v11.00.09+(花哨 RAT)“)

此致

Vibha

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vibha、

    是否使用 k3conf 读取值?

    您能共享输出吗?

    此致、  

    Keerthy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keerthy、

    我们报告的内核速度已通过启动中的代码计算。

    我将使用 k3conf 重新检查并报告看到的内容。

    此致

    Vibha

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keerthy、

    k3conf 表示在 uboot 10.1 和 11 之间存在以下差异、这与我们报告的核心速度差异相关:

    11.0

    |------------------------------------------------------------------------------------------------------------------------------------------------------------- |
    |器件 ID |时钟 ID |时钟名称                                                                                               |状态|时钟频率|
    |------------------------------------------------------------------------------------------------------------------------------------------------------------- |

    |  166    |    3   | DEV_A53SS0_COREPAC_ARM_CLK_CLK                                                                   | CLK_STATE_READY    | 1400000000     |
    |  135           | 0 | DEV_A53SS0_CORE_0_A53_CORE0_ARM_CLK_CLK                                                     | CLK_STATE_READY    | 1400000000 |      
    |  136           | 0 | DEV_A53SS0_CORE_1_A53_CORE1_ARM_CLK_CLK                                                     | CLK_STATE_READY    | 1400000000 |      
    |  137           | 0 | DEV_A53SS0_CORE_2_A53_CORE2_ARM_CLK_CLK                                                     | CLK_STATE_READY    | 1400000000 |      
    |  138           | 0 | DEV_A53SS0_CORE_3_A53_CORE3_ARM_CLK_CLK                                                     | CLK_STATE_READY    | 1400000000 |      
    ...

    |  265           | 2 | DEV_COMPUTE_CLUSTER0_CLKDIV_0_FUNC_CLKIN_CLK                                                | CLK_STATE_READY    | 1400000000     |

    在 10.1 中

    |------------------------------------------------------------------------------------------------------------------------------------------------------------- |
    |器件 ID |时钟 ID |时钟名称                                                                                               |状态|时钟频率|
    |------------------------------------------------------------------------------------------------------------------------------------------------------------- |
    ...  |
    |  166    |    3   | DEV_A53SS0_COREPAC_ARM_CLK_CLK                                                              | CLK_STATE_READY    | 1250000000     |
    ...
    |  135           | 0 | DEV_A53SS0_CORE_0_A53_CORE0_ARM_CLK_CLK                                                     | CLK_STATE_READY    | 1250000000     |
    |  136           | 0 | DEV_A53SS0_CORE_1_A53_CORE1_ARM_CLK_CLK                                                     | CLK_STATE_READY    | 1250000000     |
    |  137           | 0 | DEV_A53SS0_CORE_2_A53_CORE2_ARM_CLK_CLK                                                     | CLK_STATE_READY    | 1250000000     |
    |  138           | 0 | DEV_A53SS0_CORE_3_A53_CORE3_ARM_CLK_CLK                                                     | CLK_STATE_READY    | 1250000000     |

    ...

    |  265           | 2 | DEV_COMPUTE_CLUSTER0_CLKDIV_0_FUNC_CLKIN_CLK                                                | CLK_STATE_READY    | 1250000000     |

    ...

    附加日志。

    e2e.ti.com/.../j722s_5F00_71_5F00_10.1_5F00_k3conf_5F00_corespeed_5F00_05082025.loge2e.ti.com/.../j722s_5F00_71_5F00_11.0_5F00_k3conf_5F00_corespeed_5F00_05082025.log

    谢谢。此致

    Vibha

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vibha、

    https://git.ti.com/cgit/ti-u-boot/ti-u-boot/commit/?h=ti-u-boot-2025.01&id=cfd03b9f5b48753758d2b5a7176473c1d515e11a

    添加了上述补丁以将 A72 增加到 1.4GHz。

    - Keerthy