[参考译文] AM62A7-Q1：AM62A7-Q1 的引导问题

请使用 DDR 寄存器配置工具 ( https://dev.ti.com/sysconfig/?product=Processor_DDR_Config&device=AM62Ax ) 为您的特定系统配置 DDR。  工具中的自述文件链接中提供了说明。  由于器件相同、只是温度等级不同、因此您可能只需调整一些 IO 设置（驱动强度或端接）。  您是否执行了电路板仿真以获得最佳设置、从而实现出色的信号完整性？

完成此操作后、请添加此处描述的补丁： https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1358039/faq-board-bring-up-tips-for-sitara-devices-am64x-am243x-am62x-am62l-am62ax-am62d-q1-am62px#:~:text=Getting%20DDR%20register%20dump%20after%20initialization%C2%A0

寄存器转储、以帮助进一步调试。

此致、

James

感谢您的建议。

我们已从共享链接配置 LPDDR、并更新头文件、如下所述的每种情况下、我们收到相同的状态。 我们正在更新 MCU_PLUS_SDK_am62ax_10_01_00_33 上的文件。 之前、我们在 Linux 中尝试过、现在尝试从 UART 引导。
请查看并提供有关它的其他详细信息。

头文件中的测试用例：  

FSP2 频率 (MHz) 800MHz
DDR 密度（每通道）(GB) 16
工作温度范围：–40°C 至 105°C

终端：CA ODT (FSP2)- 80 欧姆

不工作
--------------------------------------------------------
--------------------------------------------------------

FSP2 频率 (MHz) 800MHz
DDR 密度（每通道）(GB) 16
工作温度范围：–40°C 至 105°C

终端：CA ODT (FSP2)- 40 欧姆
终端：DQ ODT (FSP2)- 60 Ω

不工作
--------------------------------------------------------
--------------------------------------------------------

FSP2 频率 (MHz) 800MHz
DDR 密度（每通道）(GB) 16
工作温度范围：–40°C 至 105°C

终端：CA ODT (FSP2)- 60 欧姆
终端：DQ ODT (FSP2)- 60 Ω

不工作
--------------------------------------------------------
--------------------------------------------------------

FSP2 频率 (MHz) 800MHz
DDR 密度（每通道）(GB) 16
工作温度范围：–40°C 至 105°C

终端：CA ODT (FSP2)- 60 欧姆
终端：DQ ODT (FSP2)- 60 Ω
RL：读取延迟/ nRTP - FSP2 - 24

--------------------------------------------------------
--------------------------------------------------------

FSP2 频率 (MHz) 800MHz
DDR 密度（每通道）(GB) 16
工作温度范围：–40°C 至 105°C

终端：CA ODT (FSP2)- 60 欧姆
终端：DQ ODT (FSP2)- 60 Ω
ODT 下拉 DQ/DM - 60 Ω

不工作
--------------------------------------------------------
--------------------------------------------------------

FSP2 频率 (MHz) 800MHz
DDR 密度（每通道）(GB) 16
工作温度范围：–40°C 至 105°C

终端：CA ODT (FSP2)- 60 欧姆
终端：DQ ODT (FSP2)- 60 Ω
ODT 下拉 DQ/DM - 60 Ω
驱动器上拉 CSn - 48 Ω

请尝试之前提到的补丁。  您能否发送原理图？

此致、

James

在启动期间、 RESET_N LPDDR4 上的信号会在我们定制电路板上的 SPL 级 1 之后变为高电平。 但是、它在 TI EVM 中始终保持低电平。
根据 LPDDR4 数据表 RESET_N 、应在初始化期间转换为高电平。

引导加载程序正确加载后、EVM 上的 RESET 信号会变为高电平。  因为引导失败、它可能不会变为高电平。

此致、

James

SoC 引导加载程序已正确加载。 我们担心的是 DDR0_RESET_N LPDDR4 的信号、该信号在我们的定制电路板上会变为高电平。
但是、根据 DDR 数据表、时序图也指示在 初始化期间 RESET_N 为高电平。 但在收到 SPL 第 2 阶段错误消息时：

 U-Boot SPL 2023.04-ti-gf9b966c67473 (2024 年 3 月 19 日 — 20：31：40 +0000)
SYSFW ABI：3.1（固件版本 0x0009 '9.2.7--v09.02.07 (Kool Koala))
am62a_init：board_init_f done
SPL 初始栈使用量：17064 字节

请检查RESET_N初始化期间复位信号 () 是否为高电平。
此外、我们如何获取此过程的详细日志？

这似乎是同一个问题： https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1549818/am62a7-error-at-the-time-flashing-sbl_uart_uniflash_stage2-release-appimage-hs_fs----incorrect-magic-number-in-response-header

请尝试此主题中的步骤。  还要发送原理图并实施所述的补丁。  当电路板正确引导时、复位信号将符合时序图。

此致、

James