This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6421:有关 PRU 子系统和实现

Guru**** 2580475 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1553938/am6421-regarding-the-pru-subsystems-and-implementations

器件型号:AM6421


工具/软件:

我知道每个 PRU 子系统都具有以下 3 个内核(每个 AM64x 芯片两个子系统)

  • PRU
  • AUX_PRU
  • TX_PRU

查看 TRM、似乎只有“PRU"内“内核对 GPIO 引脚具有 R/W 访问权限?

我还没有完全弄清楚所有选项都适用于 GPIO R/W
例如、如果我想使用增强型通用输入特性、这些引脚似乎是适用的引脚:

PRG0_PRU0_GPI0
PRG0_PRU1_GPI0
PRG1_PRU0_GPI0
PRG1_PRU1_GPI0

是否有四个可独立编程的 EGPI 实例?
它们位于哪些内核上?

我理解对于同一个 PRGx/PRUx 实例、GPO / GPI 不能同时参与?
(即 PRG0_PRU0_GPI0 在 GPI 功能中处于活动状态、意味着不能使用 PRG0_PRU0_GPO0?)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Keito:

    有多少个 PRU 内核?

    没完全达到。 PRU 子系统 分为 2 个“切片“。 PRU_ICSSG 中的每个切片都有 3 个内核 (PRU、RTU_PRU、TX_PRU)。 因此、每个 PRU_ICSSG 有 6 个内核、总共 12 个 PRU 子系统内核。

    “常规“GPIO 与 PRU GPI/PRU GPO

    有关 PRU GPI/PRU GPO 信号及其与常规 GPIO 的区别的更多信息、请参阅
    【常见问题解答】什么是 PRU 内核? 为什么 PRU GPIO 信号与常规 GPIO 不同? 

    每个核心的连接是什么?

    每个 PRU 子系统内核都可以读取和写入系统 GPIO、就像任何其他处理器内核一样。

    每个 PRU 子系统内核都可以从特殊 PRU GPI 信号读入数据。

    但是、只有 PRU 内核(不是 RTU_PRU 或 TX_PRU)可以写入 PRU GPO 信号。 请参阅 AM64x 技术参考手册 (TRM) 表“PRU_ICSSG0 外部接口 I/O “

    ...

    供参考:即将推出 PRU Academy  

    在过去几年中、我编写了 AM64x Academy 的多核模块。 如果没有、我建议您的团队进行检查、希望能为您节省大量时间来让 Linux 和 R5 内核协同工作: https://dev.ti.com/tirex/explore/node?node=A__AJa64F6ctzZNbb.TYx4mCA__AM64-ACADEMY__WI1KRXP__LATEST 

    我们现在正在学习 PRU Academy、讲授如何开发 PRU 固件。 如果您想在 AM64x PRU Academy 在未来几周上线时收到通知、请直接给我发送一条消息。

    此致、

    Nick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick、  

    过去一周(日本暑假季节)、我离开了数字设备、因此没有太多时间来审查材料。  

    我希望能够解码专有的 NRZI 编码位流。 如果有办法对数据流进行时钟恢复、并将其用于对读取边沿计时、那将是游戏玩家。 你对此有什么想法吗? PRU 实现似乎可以使用 ECAP 并在转换之间计算时间等…、但此之上是否有任何材料?